您好!
我们希望能够禁用时间的驱动器部分、然后在来自 DAC IC 的总线上添加模拟信号。 这要求 SN65总线引脚上的差分电压容差。 但是、我们不确定 IC 可承受的最大 dif 电平。 这是指每个引脚的-+30V (微分接地)还是最大-+7V (差分接地)?
您认为这是可行的解决方案吗?
感谢您的参与。
最好的,Christian
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们希望能够禁用时间的驱动器部分、然后在来自 DAC IC 的总线上添加模拟信号。 这要求 SN65总线引脚上的差分电压容差。 但是、我们不确定 IC 可承受的最大 dif 电平。 这是指每个引脚的-+30V (微分接地)还是最大-+7V (差分接地)?
您认为这是可行的解决方案吗?
感谢您的参与。
最好的,Christian
您好 Lucas、
我们仍处于设计阶段。 新的 sch 将在几周内创建。 因此、我的问题基于 IC 本身。 如果在禁用485驱动器时我们应该能够从外部驱动两条总线线路、那么重要的是、485驱动器本身不会在内部以差分或共模方式加载两条总线线路。 我不清楚是否这样做? 我们需要 DM 和 CM 都具有真正的高阻抗、容差高达+/- 10V。
那么、问题是:驱动器是在启用和/或禁用时通过以任何方式将线路加载到 GND 还是朝向 eachother 来实现吗?
最好的,Christian