This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/675991/back-to-back-gigabit-ethernet-phys
我找到了一个旧线程、详细说明了如何使用 RMII 接口将 PHY 连接回背对背以形成中继器。
我的问题是、我是否可以使用千兆 PHY 来执行同样的操作？ 是否有展示如何连接的参考设计？ 以下是我找到的供参考的主题的链接：
尊敬的 John：
RGMII 接口无需任何修改即可实现背对背连接。 如果您禁用自动协商功能、SGMII 也可以实现此功能。
我要附上一个原理图、其中包含使用 RGMII 和 DP83867的背靠背连接参考。 RGMII 背靠背时需要记住的是正确设置所需的 clk 到数据延迟。 时钟数据的标称延迟应为2ns。 默认情况下、DP83867会这样做、但背靠背时、两个 PHY 插入的延迟会相互抵消。
在参考原理图中、我使用了自举选项来禁用每个 PHY 上的 TX 延迟插入。 *注*自举选项还会禁用 DP83867通告10BASE-Te 模式。 如果您仍然需要支持10BASE-Te、则应使用电阻分压器将 LED_1置于模式2中。
e2e.ti.com/.../DP83867_5F00_RGMII_5F00_Back_2D00_to_2D00_Back.pdf
此致、
我无法使用 DP83865执行此操作的任何原因是什么？ 我只是问、因为我在 Altium 库中已经有该器件。
