[参考译文] DP83867CS：自举引脚

admin

Guru**** 1956050 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/718376/dp83867cs-strap-pins

器件型号：DP83867CS

您好！
DP83867CS PHY 将用作正常的 SGMII 接口。 VDDIOx 电源由2.5伏电压供电。

数据表建议、当自举配置时、LED-0必须保持在模式2中、以便在加电期间启用 SGMII 模式中的 PHY。

问题1. 以下哪项是连接 LED-0、方法1或方法2的建议原理图？非常好。

问题2. 如果选择了方法2、那么在选择晶体管时是否需要遵循任何特定的要求、例如"晶体管的 VBE 应大于0.191 x VDDIO (= 0.4775V)"等。？

问题3. SGMII 模式下的发送、接收和时钟线路具有交流电容。在 PCB 布局中、在放置期间、哪个位置是用于保留这些电容器的预填充位置？它是更接近"PHY"还是更接近"FPGA (MAC)"？

此致
Deepak V

7 年多前

0 admin 7 年多前

TI__Guru**** 1956050 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Deepak V、您好！

问题1. 方法1适用于2.5V 和3.3V VDDIO。建议的方法2仅适用于1.8V VDDIO。

问题3. 这取决于方向和 FPGA 指南。例如、我们建议交流耦合电容器靠近发送器。对于 PHY、其 RX 对是发送器、因此 RX 信号交流耦合电容应靠近 PHY。 TX 信号交流耦合电容器应靠近 FPGA。但是、请遵循 FPGA 针对串行器/解串器对上的交流耦合电容器的建议、因为对于 TX 对可能有不同的建议。

此致、

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83867CS：自举引脚