[参考译文] TLK106L：奇怪的 TX 波形

Aniruddha 您好、

感谢您的快速响应。
我已附上 TLK106L 的原理图。

为此、我还提供了一些关于我们已经采取了哪些措施来改善行为的其他信息：
   
a)我们将 cpacitors C900和 C901增加到1µF μ F。                   -->没有任何变化
B)我们将1µF Ω 电阻器并联到 C900和 C901上。                                     -->没有任何变化
C)我们将4.7µF Ω 电阻器并联到 C900和 C901上。                                   -->没有任何变化
d)我们将10nF 并联焊接到 R939 (RBIAS、只需尝试)。                          -->没有任何变化
e)我们焊接了0欧姆而不是 FB900。                                 -->没有任何变化
f)我们通过更改 R940和 R941优化了 G900的端接 ->未更改

g)我们的变压器 L900与 CMC 一起放置在 RJ45连接器的一侧。 这是因为我们有一个 PoE 设备、并使用 CMC 作为 PoE 电源的滤波器。
  在数据表(SLLSEE3D)和设计指南 SLVA531A 中、TLK 侧需要 CMC。 但图中显示了 TLK10xLEVM 电路板的原理图和原理图
  连接器侧的 CMC。                                                          -->需要哪一侧？为什么？
h)在文章 DP83822I：PHY 侧面有扼流圈的磁性元件中、将重刻到 g) CMC 的问题也会得到解决。
  这也是链路的问题                                                                    -->我们将尝试旋转变压器。

i)在文章 TLK105L：TLK105L - TX 信号扰动中、TX 信号波形似乎存在相同的问题。

--> DP83822之外还有其他解决方案吗？ 同时、我们将尝试使用 DP83822。

此致

Kevin

e2e.ti.com/.../TLK106L.PDF

   

只是快速更新。

h)我已将 CMC 的位置更改为 phy 侧。 它没有改善与 Ping 和波形相关的行为。

您好！

我们有一个关于 I 点的更新

我们有一些 DP83822并将其焊接在 PCB 上。 我们在布局和软件方面没有做任何进一步的调整。

我们可以通过 MDIO 接口连接到器件、但 DP83822无法建立链路。 在 Ateched 图像中(反转是因为我们以错误的方式拔插差分探针)、您可以看到 NLP、但宽度仅为50ns (宽度应为100ns、如 REF1。

23µs µs FLP 突发、我们可以看到脉冲位置之间的时间大约为 μ s insteatd、为62、5 μ s。

DP83822似乎在快速运行、有没有理想的原因？

此致

Kevin

您好！

感谢您的回答、但我们已经解决了短链路脉冲问题。

我们将使用50MHz 的 RMII 从器件。 由于 DP83822现在在自举引脚上支持4种模式、因此我们在 RX_DV 引脚上获得了错误的模式。

修复后、我们得到了正确的链路脉冲。

此致

Kevin