This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/699531/ds125br820-ds125br820-application-issue
您好、先生、
请参阅下图。
我只是更新了详细的信号损耗信息(所有值@4GHz)和下图。
附加文件是中继器的当前 EEPROM 设置。 到目前为止、我们猜 TX 侧的中继器驱动强度太强、以至于重定时器(用红色圆圈标记)。
我们正在尝试降低它的值。 如果您有其他建议、请告诉我。
您好 Hugo、
我没有看到 EEPROM 配置文件附件。
根据这里的图表、我建议使用设置。
上游：(朝向 CPU)
函数 寄存器值
EQ 02'h (数据表- 3级)
VOD 100'b (数据表-级别4)
VOD_DB 000'b
下游：(朝向 PEX)
EQ 01'h (数据表- 2级)
此致、
Lee
添加 EEPROM 配置文件
e2e.ti.com/.../JBOF_5F00_20171225_2800_VOD_5F00_DB_5F00_000_5F00_Max_5F00_VOD_5F00_010_5F00_0.71_2900_.zip
我调节了文件以降低均衡增益。
e2e.ti.com/.../JBOF_5F00_EQ01_5F00_VOD02_5F00_VOD_5F00_DB00.txt
非常感谢、
我们将传递给客户试用。
Hugo
我们希望尽可能避免使用多个转接驱动器。 如果没有供应商链路训练算法的直接知识、则链路适应非最佳配置的风险会更大。 通常、在第3代 PCIe 应用中、我们可以将单个转接驱动器用于高达~30dB 的链路。 实际的最大损耗在很大程度上取决于布局和系统组件。
