[参考译文] DP83867IR：在 DP83867IR 芯片复位引脚释放后、MDIO 电平被分压！！

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/729271/dp83867ir-mdio-level-is-divided-after-dp83867ir-chip-reset-pin-is-released

器件型号：DP83867IR

在定制电路板上使用 DP83867IRPAP 与德州仪器 TMS320DM6467TCUTD1。

MDIO 线路似乎被 PHY 拉低。我有一个到 VDDIO 的2.2k 上拉电阻器、它是3.3V。当 PHY RESETN 为低电平时、MDIO 会按预期拉高至3.3V。一旦 PHY 从复位状态中退出、MDIO 被拉低。当 MAC 进行通信时、Vhigh 仅约为3.27V。当 PHY 响应时、Vhigh 仅约为1.6V。当 MAC 和 PHY 都不进行通信时、MDIO 被拉回低电平。

如果我将 PHY 置于复位状态并从 MAC 发出读取请求、那么电平是正确的。

什么可能会将 MDIO 拉低？

原理图文件已随附。

谢谢

e2e.ti.com/.../TIQ.pdf

7 年多前

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

您能否通过移除 R154来断开 MDIO 与 MAC 的连接、并检查 PHY MDIO 是否仍然处于低电平？我还注意到一些连接不正确。移除 R351、C191和 C192、然后再次测试。

此致、
Aniruddha

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Aniruddha、

感谢您的快速回复、

我将检查并快速返回。

谢谢

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我删除了 R351、C191和 C192、但问题未得到解决。

当我移除 R154时：
-当复位引脚为低电平时-> MDIO 为高电平(3.3V)
-当复位引脚为高电平时-> MDIO 为低电平(0V)

我在两个不同的板上测试了这些、结果是相同的。

谢谢。

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

问题仍然存在。有人有解决方案吗？

0 admin 7 年多前

TI__Guru**** 2539500 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：

是否有办法在不为 DP83867加电的情况下为该处理器加电？如果无法实现、您可以尝试从处理器上断开 PHY 的所有 RGMII RX 引脚和 COL、CRS 引脚、然后检查问题是否仍然存在。 RGMII RX 引脚是自举引脚、在上电期间需要在其上施加特定的电压。这可以帮助我们确认引脚上的任何意外电压是否会导致问题。

此致、
Aniruddha

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DP83867IR：在 DP83867IR 芯片复位引脚释放后、MDIO 电平被分压！！