[参考译文] TLK10002：TLK10002

admin

Other Parts Discussed in Thread: TLK10002, TLK10034, TLK10031, TLK10232

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/934991/tlk10002-tlk10002

器件型号：TLK10002
主题中讨论的其他器件： TLK10034、 TLK10031、 TLK10232

我们希望向 RRH 提供9.8 Gbps CPRI 链路。但是、我们知道 TMS320TCI6638上的 AIF2接口只能支持高达4.9Gbps 的数据速率。我们希望组合每个 DSP SoC 提供的两个 AIF2接口、并提供9.8 Gbps CPRI 链路。为此、我们将查看 TLK10002。我们有三个 DSP SoC、在同一个 RAC 卡上完成 CPRI 速率组合。

需要明确：

由于 TLK10002有两个通道、我们是否需要两个器件来满足 RAC 卡上的三个 DSP SoC？

2.您是否建议使用其他同等设备？-此设备是否有支持三个通道的型号，以便每个 RAC 卡只需使用一个设备？

5 年多前

0 admin 5 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、请参阅下面的输入内容。

由于 TLK10002有两个通道、我们是否需要两个器件来满足 RAC 卡上的三个 DSP SoC？
- 如果使用此双通道型号、则需要两个器件。 TI 还提供四路10G 收发器
您是否建议使用其他同等设备？-此设备是否有支持三个通道的变体，以便每个 RAC 卡只需使用一个设备？
- 您还可以考虑以下器件型号。所有这些部件号“支持多速率 SERDES 操作，高速端数据速率高达10.3125Gbps，低速端数据速率高达5Gbps”
  1. TLK10034四通道 XAUI/10GBASE-KR 收发器
  2. TLK10031单通道 XAUI/10GBASE-KR 收发器
  3. TLK10232具有交叉点的双通道 XAUI/10GBASE-KR 收发器

因此、

Rodrigo Natal

HSSC 应用工程师

0 admin 5 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢 Rodrigo 的澄清。

TLK10002或 TK10003x 收发器上是否有需要在链路两端使用相同收发器的专有实现？我们希望在基带端(在低速端连接到 K2K 处理器的两个 AIF2接口)将其作为 CPRI 组合器实现、并通过高速端的 CPRI 接口连接到不使用 TLK 器件的无线电头、但使用 FPGA 的串行器/解串器实现了 CPRI 接口。您是否预见到任何兼容性问题？

此致

Sivan R

0 admin 5 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

不、不是我知道的。我不预见兼容性问题。

因此、

Rodrigo Natal

0 admin 5 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢、Rodrigo。

考虑到我们的设计中的 TLK10034、其中 TCI6638的两个 AIF2通道连接到 TLK10034的低速端、以在高速端提供9.8Gbps 链路。在 CPRI 模式下使用 AIF2。

我不清楚如何在高速端映射 CPRI 的 C&M 通道。我希望只通过两个 AIF2通道中的一个发送 C&M 数据包。这是如何实现的？找不到任何可以澄清这一点的文档。为此请求支持。

此致

Sivan Ramachandran

0 admin 5 年多前

TI__Guru**** 2523310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

请参阅 TLK10034数据表的第5.3.3.8节"线路速率、SERDES PLL 设置和参考时钟选择以了解通用 SERDES 模式"、并参阅表5.4。您需要将低速端设置用于4915.2线路速率、将高速设置用于9830.4线路速率。

表5-4. 针对2：1通用运行模式的特定线路速率和基准时钟选择

低速端				高速端
线速率 (Mbps)	串行器/解串器 PLL 乘法器	速率	REFCLKP/N (MHz)	线速率 (Mbps)	串行器/解串器 PLL 乘法器	速率	REFCLKP/N (MHz)
4915.2	20.	完全	122.88	9830.4.	20.	完全	122.88
3840	12.5.	完全	153.6	7680	12.5.	完全	153.6
3072	10.	完全	153.6	6144.	10.	完全	153.6
2457.6.	8/10.	完全	153.6/122.88	4915.2	16/20.	一半	153.6/122.88
1920年	12.5.	一半	153.6	3840	12.5.	一半	153.6
1536.	10.	一半	153.6	3072	10.	一半	153.6
1228.8.	8/10.	一半	153.6/122.88	2457.6.	16/20.	四分之一	153.6/122.88
768	10.	四分之一	153.6	1536.	10.	四分之一	153.6
614.4	8/10.	四分之一	153.6/122.88	1228.8.	16/20.	第8个	153.6/122.88

因此、

Rodrigo Natal

HSSC 应用工程师

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] TLK10002：TLK10002