[参考译文] HD3SS6126：请求审查我的客户的电路和#39；s 电路(HD3SS6126)

原理图看起来正常、电路板布局如何？

谢谢

询问客户布局后、我将返回。

还有事要检查吗？

此致、

Robin

有两个6126、它们都不适用于 USB3？

大家好、我是该电路的客户。

是否可以将 USB -A 类型用于 upport？

因为我使用 USB-B 类型来升级端口、所以检测到了 SupperSpeed USB。

主机或下行端口通常是 Type-A、集线器或设备是 Type-B、您的应用是什么？

有更新吗？

您好 Brian。

我的客户将回复。

我会告诉他更新。

请等待回复。

谢谢。

您好 Brian。

我对这种情况有3个问题

1.我们是否知道 HD3SS6126的关断电阻？

2. HS_OE 引脚高电平和低电平之间是否存在任何差异？(在超高速线路中)

3.上图  ：在这种情况下、我们使用两个 HD3SS6126并在超高速线路上使用并行图形。 我们如何在电路板中实现阻抗匹配？  

1：关闭时、电阻应为 Mohm。

2：当 HS_OE 为高电平时、器件关闭。 超高速度也会关闭。

3：对于阻抗匹配、您需要保持布线宽度不变。

   此外、对于超高速布线、尽可能减少通孔。 您至少有两个通路。

你好，脑

感谢您回答该问题。

我对阻抗匹配有更多疑问。

在我们的器件中、当第一个 HD3SS6126开关打开上行时、请使用两个 HD3SS6126连接器连接到通道1其他连接器通道1线路关闭、因为数字2个 HD3SS6126开关关闭(请参阅电路图)

我们使用阻抗匹配板将其设为90欧姆。

但是、90欧姆匹配在线路之间是90欧姆、而不是90欧姆、考虑到间隔芯片。

您可以再次加载图表吗？

这里是直径图。

以及更多外部方框图。

您可能会混淆阻抗和电阻。 阻抗更多为交流、与 L/C 相关、电阻为直流、R=V/I

您无需匹配器件阻抗。

您说的 是差分线路是交流的、因此我们不需要考虑 HD3SS6126的关断电阻？

那么、我的电路有什么问题？

 并联线不会导致 USB 3.0速度问题？

另一个问题是如何将信号从连接器1或连接器2分离到6126？

请注意、PCB 图案的外观是 HD3SS6126前面的并联线

我 看到、您无法像这样拆分高速信号。 这将导致大量反射

1.为什么会引起反射？

那么、如果我想在两个方向上使用信号、应该怎么办？