[参考译文] DS90UB954-Q1：使用 ds90ub954-Q1的图形发生器时 VC0的帧级错误和 CRC 错误

admin

Other Parts Discussed in Thread: DS90UB954-Q1, ALP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/931628/ds90ub954-q1-frame-level-error-for-vc0-and-crc-error-with-using-the-pattern-generator-of-ds90ub954-q1

器件型号：DS90UB954-Q1
主题中讨论的其他器件： ALP

我已经尝试过 ds90ub954-Q1的图形发生器。 Xilinx FPGA mipi CSI-2 Rx IP 内核用于分析来自 DS90UB954-Q1的 mipi 信号。我可以从 mipi CSI-2 Rx IP 内核读取视频数据。但存在错误状态：VC0的帧级错误(在 Fs 和 FE 之间接收到的数据负载包含错误时在 FE 之后置位)、CRC 错误(在计算出的 CRC 代码与接收到的 CRC 代码不同时置位)。

可以给我一些建议吗？

此致！

5 年多前

0 admin 5 年多前

TI__Guru**** 2595190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

您的项目中的应用是什么？

有关您的问题、请查看

1.如果是专利人。是否正确？

2.请检查954输出和 FPGA 输入之间的链接是否设计良好？

此致、

Steven

0 admin 5 年多前

TI__Guru**** 2595190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

应用是：我使用 Xilinx FPGA mipi CSI-2 Rx IP 内核从 DS90UB954-Q1接收 mipi 信号。

1.如果是专利人。是否正确？

如何检查它？

2.请检查954输出和 FPGA 输入之间的链接是否设计良好？

如何检查？

可以清除此错误、并且 mipi CSI-2 Rx IP 内核的输出数据正确。

此致！

0 admin 5 年多前

TI__Guru**** 2595190 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您可以使用 TI 的 ALP 工具来启用954内部模式生成。并检查 CSI2接收器是否能够正常工作？

这取决于您的 FPGA 内部 CSI2内核。对于我们的953、它具有 CSI2/DPHY 错误检测寄存器、因此您可以检查它是否在 CSI2接收器内部存在问题。

基本上、您需要确定这个问题来自传感器和953之间的链路、953和954之间的链路、或954和 CSI2接收器之间的链路。

请看，

Steven

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DS90UB954-Q1：使用 ds90ub954-Q1的图形发生器时 VC0的帧级错误和 CRC 错误