[参考译文] SN75C185：占空比问题

您好 Darren、

在这一点上、标准本身并不太明确。  在定义信号上升/下降时间时、它只声明：

"良好的工程实践要求数据和时序信号的上升和下降时间大致相等(在2或3：1的范围内)。"

虽然这没有直接提到传播延迟、但我认为其根本目的是建议最好不要过度失真(不严格定义可接受的阈值)。

之后、它还更直接地提到了计时失真、但只能说高电平和低电平状态应在名义上保持相等的时间段、并具有一些可接受的容差、 尽管这似乎是专门针对同步系统中转发的时钟线而不是目前通过 RS-232使用的异步(UART)样式通信。  它参考 TIA/EIA-334的容差指导。

最后、有一节关于失真的内容、这只是一句话：

'发送和接收电路的运行应该最大限度地减少任何电路时间常数的影响、这些时间常数会延迟电路响应时间并引入信号的时间失真。'

因此、在 RS-232物理层中定义的这一点似乎没有明确的限制。

不过，需要记住的一点是，该标准仅涵盖高达20kbps 的操作。  因此、这种用法已经超出了 RS-232的范围(尽管这种操作非常常见)。  我认为更相关的问题是 ROUT 上出现的位时序失真是否可能导致主机 UART 误采样位值。  通常、采样点和边沿转换之间有足够的时序裕量、可以容忍这种失真水平、 但它确实取决于 UART 设计以及发送和接收节点之间在最坏情况下的频率变化以及传输的字长 (这将决定连续相同位值的最大数量、从而决定可用于同步的基准转换之间的最大距离)。

最后需要注意 的一点是、许多 RS-232接收器会将高/低输入开关阈值设置为略高于0V。在这种情况下、当信号通过接收器时、会恢复某些失真(因为较高的阈值有效延长了"低"时间)。

最大