主题中讨论的其他器件: ESD224、 TPD1E05U06
您好!
我已收到 TVS 二极管的 S4P 文件、并将其连接到 PCIe +ve 和-ve 通道。 我看到端口1和3和2和4之间的连接很强、如图所示。 我很困惑、如何将 S 参数移植到+ve 和-ve TL。 请找到以下原理图、对吗? 如果没有、请共享+ve 和-ve 通道的端口映射。
我阅读了有关 TVS 二极管端口映射的讨论、其中说输出的另一端应为 NC、但如果以这种方式使用、基本上是开路的。
期待尽早答复。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我已收到 TVS 二极管的 S4P 文件、并将其连接到 PCIe +ve 和-ve 通道。 我看到端口1和3和2和4之间的连接很强、如图所示。 我很困惑、如何将 S 参数移植到+ve 和-ve TL。 请找到以下原理图、对吗? 如果没有、请共享+ve 和-ve 通道的端口映射。
我阅读了有关 TVS 二极管端口映射的讨论、其中说输出的另一端应为 NC、但如果以这种方式使用、基本上是开路的。
期待尽早答复。
尊敬的 Andy Robles:
它所说的不是如何处理输出3和4或输入1和2、反之亦然。 它的位置、如何在电路板上布线或如何在电路中进行仿真。 研究了 TI 站点上的指南
并在信号完整性仿真中尝试了各种方法,但它不告诉我如何挂钩。 请参阅下面的原理图、并随附带和不带二极管的仿真原理图和图。
请参阅下面的 freq 域参数图、并按照您之前提到的方式移植。
图1:用于 PCIe SI 仿真的原理图:
图2:不使用 TVS 二极管:如果我移除 TVS 二极管及其相关的 TL (尽管这是一个非常小的段)、则可以投诉 TX。
图3:使用 TVS 二极管:我已在输入3&4和1&2作为输出的情况下执行频率域分析、反之亦然、无论哪种情况下 TX 都不兼容。
期待您的回复、感谢您提供任何反馈!
谢谢
Sachin
你好 Sachin、
输入端口是 TPD4E05U06的 D1+和 D1-引脚。 输出端口也是器件的 D1+和 D-引脚、但会导致 ESD 器件的插入损耗。 输出引脚是信号布线的延续、应路由到 TX 信号线上的下一个元件。 TDR 的示例可在以下应用手册中找到: ESD224 HDMI2.0合规性和保护
第2.1节介绍了如何在器件上测量带宽、这同样适用于 TPD4E05U06。 唯一的区别是 ESD224有一个输入引脚和一个输出引脚、TPD4E05U06的 I/O 引脚既是输入又是输出。 第2.2节提供了 ESD224的 TDR 示例、但 TPD4E05U06也是如此。
此致、
Andy Robles
尊敬的 Andy:
在这种情况下:10引脚 DQA 封装有4个引脚未连接、另外、请阅读 TI 站点中的几个其他说明、其中说明 NC 是指封装内部未连接。 那么、输出引脚如何连接到信号对中?
但是, 根据您的上述说明并根据 ESD 224 (图1)示例应用手册的观察,我更新 了 TPD4E05U06 (TVS 二极管) 原理图(图2),并且复制了 s 参数端口映射以进行电路仿真(图3),如果正确并且运行良好, 然后在板上实施。
如果您能评论或建议我错了、那将会非常好? 请参阅随附的。
FIG1:
FIG2:
谢谢
Sachin
你好 Sachin、
TPD4E05U06有4个未在内部连接的引脚。 NC 引脚未在内部连接到器件、因此无论是否有任何引脚连接到这些引脚都不会影响器件的功能。 由于它们未在内部连接、因此可用于布局中的直通布线。 TPD4E05U06的 D+和 D-引脚与 TPD1E05U06的 I/O 引脚相同(与 TPD4E05U06相同的器件、但单通道)。 信号布线只是以与 TPD4E05U06中 D+和 D-引脚相同的方式通过 I/O 引脚。
由于 NC 引脚未在内部连接、因此如果有助于布局、您可以通过它们、但不必通过它们。 在红色迹线下方是可以接受的、但通过 NC 引脚的布线也是可以接受的。
仿真原理图看起来不错、应对器件的插入损耗进行建模。
此致、
Andy Robles
你好 Sachin、
我无法真正看到整个布局、但从我可以看到图2中的布局是不好的。 从我可以看到的一点是、有一条迹线仅进入 D+/-和 D-引脚、但信号不会继续通过引脚传输。 如果图2布局与下图类似、则不能正常工作。
连接器的数据线应直接连接到 TPD4E05U06的 D+/D-引脚、然后从 D+/D-引脚连接到 ASIC、如上一帖子中的图3和图4。
有关最佳 ESD 布局的更多详细信息、请参阅以下应用报告: 《ESD 保护布局指南》
此致、
Andy Robles