[参考译文] DP83825I：如果 RST_N 保持低电平、则无需电源排序？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DP83825I

团队、

如"图1. 加电时序"、先显示 VVDDIO、然后是 VAVDD 的时序要求。但第9章说、如果使用 RST_N、则无需排序。

这令人困惑、因为时序图无论如何显示 RESET_N 在上电期间应处于低电平。

您能解释一下吗？在我的用例中、VVDDIO 为1.8 V

谢谢。
罗伯特

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Robert：

如果可能、应遵循电源建议；其中存在特定的斜坡时间并且模拟电源在最多200ms 的时间内落后于数字。如果无法满足此序列、请使 PHY 保持复位状态、直到所有电源轨都可以运行。

此致、

Gerome.

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Gerome、

因此、器件应保持复位状态、直到两个电源轨有效。然后、是否需要一个额外的复位脉冲？第9章说明了"需要一个外部复位(RST_N)"。

谢谢。
罗伯特

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Robert：

不需要额外的脉冲、因为该脉冲使器件保持复位状态。一旦释放信号、器件将开始复位序列。

此致、

Gerome.

接口（参考译文帖）(Read Only)