[参考译文] TUSB1210：TUSB1210的波形与协议不匹配。

此外、我还需要 RTL 仿真。

IBIS 模型无法使用 FPGA 进行仿真，对吗？  

如这些波形所示、同一个 FPGA 项目、有时工作、有时不工作取决于复杂程度。  

很抱歉、我们无法向客户发送 RTL 模型。

 您将使用哪种 FPGA？

此致

布赖恩

TUSB1210应符合 ULPI 时序要求、您可以使用其他 FPGA 吗？

此致

布赖恩

已经这么做了。

DIR 在 nxt 之前如何达到高电平？  

收到错误时、dir 可能在 nxt 之前变为高电平。

好的。  但我仍然想知道 FPGA 仅向 PHY 发送 CLK/RESET/DATA/STP。

1)哪些信号可以使 PHY 认为有错误?

2)即使 FPGA 发送8'h4B 与 STP  

有时、USB 分析仪显示可以检测到器件、但有时无法检测到。  

对于 Windows，从 FPGA 到 PHY 的正确输出是什么？已识别有 USB 设备？  

谢谢

好的。

1)如果 PHY 接收,RXError 如何解决它?

2)  

在枚举阶段、   

我认为 PHY 的行为应是这样的、

 是的,有时我可以看到。 但是、正如您 可以从 FPGA 看到我的波形、  

2D0010 --> C38006000100004000DD94。  

在本例中 DATA0为 C3 80 06…

但我认为应该是的   

 在本例中、DATA0匹配。  

我的问题是为什么 PHY 发送不同的 DATA0 ?  

如何从 PHY 获得 DATA0？  

 从外部复位/时钟后，是否可以获得行为模式/描述？  

复位后、PHY 应向 FPGA 发送 DIR/nxt。 但在本例中、我仍然不知道 PHY 会产生什么结果。

这样、我可以检查电路板设计... 但因为在我的情况下、u can DIR 始终为高电平(这意味着存在错误。。 但为什么呢？

哪个错误？ 如何解决？ 如何清除它?  

该器件是应用程序吗？ 您是否具有适用于此 FPGA 模型的 ULPI 包装器？

此致

布赖恩

我们的 FPGA 板具有 FPGA 芯片+ TUSB1210芯片。   

在 FPGA 内部、有 USB 器件 RTL 代码。

所以设备( FPGA )<--> TUSB1210在一个单板.

器件输入信号与 U 共享  

那么、对 TUSB1210的期望是什么？  

我想它会尝试定期发送 DIR/nxt。 但我不知道 TUSB1210的输出。  

以及 FPGA 的 TUSB1210中的预期信号  

我可以查看您的原理图吗？

对于 USB 器件、 无需驱动程序。 如果您有器件 RTL 代码就足够了。

此致

布赖恩

1.

这就是 枚举 过程。  

从 PHY 数据0接收 FPGA，对吗？

所以发回 PHY ACK  

FPGA 还从 PHY 进入  

在获得 ACK 后、PHY 应发送转换输入。

但是、左侧和右侧之间存在间隙。

为什么 PHY 行为不同？  

能否发送原理图进行审阅？

此致

布赖恩