主题中讨论的其他器件: LMH1219
大家好、
我们的客户使用 FPGA 上拉或下拉使能引脚。 当 FPGA 开始加电时 、I/O 将无法控制地输出一些电平。 它们测试如下所示的波形:
e2e.ti.com/.../LMH0303_5F00_0406.pptx
在该测试中、黄色波形 为 LHM0303_VCC、 绿色波形为 LHM0303_ENABLE。 我们可以看到绿色的使能端在1.45V 电压下拉了几秒钟、持续380ms。 然后使能端被上拉至3.3V。
在这样的 加电顺序?中、器件是否存在任何潜在风险
您的
不适用