This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMH0303:如果将 ENABLE 上拉至1.45V、会发生什么情况?

Guru**** 2382160 points
Other Parts Discussed in Thread: LMH0303, LMH1219
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1214018/lmh0303-what-happens-if-the-enable-is-pulled-up-on-1-45v

器件型号:LMH0303
主题中讨论的其他器件: LMH1219

大家好、

   我们的客户使用 FPGA 上拉或下拉使能引脚。 当 FPGA 开始加电时 、I/O 将无法控制地输出一些电平。 它们测试如下所示的波形:

   e2e.ti.com/.../LMH0303_5F00_0406.pptx

   在该测试中、黄色波形 为 LHM0303_VCC、 绿色波形为 LHM0303_ENABLE。 我们可以看到绿色的使能端在1.45V 电压下拉了几秒钟、持续380ms。 然后使能端被上拉至3.3V。  

   在这样的 加电顺序?中、器件是否存在任何潜在风险

您的

不适用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、NaN:

    我希望这能够正常工作。  客户将无法预测1.45V 时的使能行为、但一旦3.3V 时、它会按预期工作。

    谢谢。

    德鲁

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Drew:  

       感谢您的答复。

       我发现使能端为3.3V LVCMOS、因此高电平的最大值为2V。 因此、FPGA 的1.45V 电压不会启用 LMH0303。 我对吗?

    您的

    不适用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Drew:  

       感谢您的答复。

       我发现使能端为3.3V LVCMOS、因此高电平的最大值为2V。 因此、FPGA 的1.45V 电压不会启用 LMH0303。 我对吗?

    您的

    不适用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Drew:  

       感谢您的答复。

       我发现使能端为3.3V LVCMOS、因此高电平的最大值为2V。 因此、FPGA 的1.45V 电压不会启用 LMH0303。 我对吗?

    您的

    不适用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、NaN:

    通常、我在0.3x 和0.7x VDD 下看到 LVCMOS 阈值。  请参阅以下 LMH1219数据表摘录。  话虽如此、V_IH 最小值应解释为保证逻辑"高电平"的最小电压。  然而、不同的器件可能具有不同的阈值、某些器件可能会在电压小于0.7 * 3.3V 时解读逻辑"高电平"。  1.45V 完全超出 VIL 和 VIH 行为范围、因此很难预测该行为。  在此 FPGA 启动期间、是否存在任何有关启用器件的问题?

    谢谢。
    德鲁