• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 656 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TNETE2201B：具有 TNETE2201BPJW (1.25千兆以太网收发器)的 Spartan-7 (XC7S50)接口

admin
Guru**** 2585275 points
Other Parts Discussed in Thread: TNETE2201B

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1245785/tnete2201b-spartan-7-xc7s50-interface-with-tnete2201bpjw-1-25-gigabit-ethernet-transceiver

器件型号：TNETE2201B

尊敬的论坛成员：

我正在从事 PCB 设计项目、需要将 Spartan-7 (XC7S50)与 TNETE2201BPJW (1.25千兆以太网收发器)连接。 请引导我。

TNETE2201BPJW 数据表： https://www.ti.com/lit/ds/symlink/tnete2201b.pdf?ts=1688657257170&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTNETE2201B%252Fpart-details%252FTNETE2201BPJW

Spartan-7数据表： https://docs.xilinx.com/v/u/en-US/ds180_7Series_Overview

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您需要将 FPGA 配置为对8b/10b 数据进行编码/解码、并通过并行接口发送/接收数据。  您还需要为器件提供一个125MHz 的参考时钟、该时钟为同步 TD [9：0]。  此外、为了同步接收器并对齐数据、您将需要定期发送 K28.5逗号字符。

    如果您在实现此器件时有其他具体问题或疑虑、敬请告知。

    谢谢。

    德鲁

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您是否具有 TNETE2201B 的任何参考设计？

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    很遗憾、我尚未获悉任何使用  TNETE2201B 的参考设计。  关于实现此器件是否有任何具体问题？

    谢谢。
    德鲁

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，德鲁

    我的 FPGA 和收发器连接如下所示：

    TD[0：9]-> FPGA 组15用户 IO

    RD[0：9]-> FPGA 组15用户 IO

    RBC0、RBC1和 REFCLK->MRCC_15引脚

    该接口是否正确？

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    无法找到有关不同 FPGA 引脚组的文档。  您能指出这些信息吗？

    谢谢。

    德鲁

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    请检查原理图。

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我查看了原理图、请在下面找到我的备注：

    • VCC：好；常见的设计实践是为每个 VCC 引脚添加0.1uF 去耦电容器。 我会考虑确保 SERDES_VCC 上的该器件附近至少有一对去耦电容器。
    • DOUT：RPU 良好；通常至少为100nF 的交流耦合
    • DIN：通常看到至少100nF 的交流耦合。 我会考虑从 VCC_Rx 派生 VT、而不是从 SERDES_VCC 派生 VT
    • RC0/1：良好
    • TC0/1：良好
    • TD [9:0]：良好
    • Rd[9:0]：良好
    • LCKREFN、LOOPEN、SYNCEN：良好
    • RBC0/1：良好
    • REFCLK：良好
    • SYNC：GOOD

    谢谢。

    德鲁