• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 73 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TCA9517-Q1：TCA9517-Q1引脚 A 端口和 B 端口 SCL 和 SDA 都为高电平

admin
Guru**** 1160010 points
Other Parts Discussed in Thread: TCA9517-Q1, TCA9517
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1248301/tca9517-q1-tca9517-q1-pin-a-port-and-b-port-scl-and-sda-are-both-high-level

器件型号：TCA9517-Q1
主题中讨论的其他器件： TCA9517

您好，

下图显示了 TCA9517-Q1的原理图。 端口 A 和端口 B 使用相同的电源、上拉电阻器为4.7K。 FPGA 驱动 IIC。 端口 A 和端口 B 引脚 SCL 和 SDA 的输出电压均为高电平。 100个电路板中有6个存在此类问题。 请帮您查看原理图并分析原因；

基于上述问题、客户进行了以下测试、请参阅。

1. 更换为新设备，IIC 输入和输出电平正常；

2.使端口 A 和端口 B 的电源（3.3V）独立， IIC 输入和输出电平为正常；

3。端口 B 具有三组上拉电阻器。 删除任意一组或两组， IIC 输入和输出电平均为正常；

4. 通过改变端口 A 或端口 B 上拉电阻的电阻值,例如将其改为11K,通过改变端口 A 或端口 B 上拉电阻的电阻值,例如将其改为11K, IIC 输入和输出电平是正常的。 对于上拉电阻值？Ω 的选择是否有任何建议或计算公式

谢谢！

  • 0
    TI__Guru**** 1160010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    每个总线(段)不一定配备一组以上的上拉电阻器。

    I²C Ω 规范要求总上拉电流小于3mA。 此外、所有器件都必须能够将电压下拉至低于 VILC = 0.4V。因此、电阻值应尽可能低、尽可能高。

    请参阅 I²C 总线上拉电阻计算 应用手册。

  • 0
    TI__Guru**** 1160010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    编辑：我还审阅了原理图、没有看到任何问题/问题。

    1.  更换为新设备，IIC 输入和输出电平正常；

    某些使用后、您是否看到问题再次出现？

    3. 端口 B 具有三组上拉电阻器。 删除任意一个或两个组， IIC 输入和输出电平为正常；

    正如克莱门先生指出的那样、在技术上、总线上不需要3组上拉电阻器。 同时、根据您显示的电阻值、不会预计这会对总线造成任何损坏。

    4.  例如、通过更改端口 A 或端口 B 上拉电阻的电阻值、将其更改为11K、通过更改端口 A 或端口 B 上拉电阻的电阻值、例如将其更改为11K、IIC 输入和输出电平是正常的。 上拉电阻值？μ L
    的选择是否有任何建议或计算公式

    正如克莱门斯所指出的那样,  

    user5398261 说：
     I²C 总线上拉电阻计算

    本应用手册介绍了如何调整上拉电阻器的大小。  

    端口 A 和端口 B 引脚的输出电压 SCL 和 SDA 都为高电平。

    这种情况似乎很奇怪、因为 I2C 是开漏架构。 这意味着该问题与将 I2C 线路驱动为低电平的 FPGA 有关。 这并不意味着根本原因是 FPGA、但 I2C 线路在没有流量的情况下保持高电平的原因是 FPGA 不发送数据。\

    或许您可以在流量停止/中断/无法通信之前抓取最后一个 I2C 事务的范围热。

    -鲍比

  • 0
    TI__Guru**** 1160010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    客户仍有以下问题。 请帮助回答这些问题。 谢谢！

    1. 当前设计的端口 B 与三组上拉电阻连接、它们都是4.7K。 理论上、等效电阻为4.7/3k。     根据 IIC 上拉电阻计算方法（ www.ti.com/.../slva689 )、等效电阻位于计算范围内。 客户提出的问题是、在端口 B 上使用三组上拉电阻器是否会导致端口 A 和端口 B 的高电平输出？  

    2. 端口 A 和端口 B 的高电平输出无法正常通信的原因是什么？ 是由上拉电阻的电阻值还是三组上拉电阻引起的？

    3. 更换新设备后，A 和 B 端口输出正常波形，IIC 通信正常。 请帮助分析原因。

    4、 端口 A 和端口 B 如何在内部连接、为什么两个端口同时输出高电平、为什么端口 A 连接到 FPGA 也输出高电平？

    5. 根据 IIC 上拉电阻的计算方法、快速模式下上拉电阻的阻值范围为966.66 Ω 1.77k Ω~、为何在数据手册中建议使用10k Ω 的上拉电阻？

  • 0
    TI__Guru**** 1160010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    1.  当前设计的端口 B 与三组上拉电阻器连接、它们都是4.7K。 理论上、等效电阻为4.7/3k。     根据 IIC 上拉电阻计算方法（ www.ti.com/.../slva689 )、等效电阻位于计算范围内。 客户的问题是端口 B 上使用三组上拉电阻器是否会导致端口 A 和端口 B 的高电平输出？

    I2C 总线上的上拉电阻影响总线上的上升时间和音量电平。 如果总线上的任何器件尝试驱动为低电平、它不应坚持将保持在 Vcc 的信号。 根据定义、上拉电阻器使输出电平保持在高电平、但如果上拉电阻器强度不高、总线上驱动低电平的任何内容都将变为低电平。

    2.  端口 A 和端口 B 的高电平输出无法正确通信的原因是什么？ 是由上拉电阻的电阻值还是三组上拉电阻引起的？

    上拉电阻器强制总线达到逻辑高电平的唯一方法是将其尺寸设置为非常小(强)(例如200欧姆)。  

    3.  替换为新器件后、A 和 B 端口输出正常波形、IIC 通信正常。 请帮助分析原因

    您是否确认了对器件的任何损坏？

    您是否正在进行任何类型的 EMI 测试、或者在 I2C 总线通电时将某些器件热插入到其中？

    4.  端口 A 和 B 如何在内部连接、为什么两个端口同时输出高电平、为什么端口 A 连接到 FPGA 也输出高电平？

    该器件对信号进行转接驱动、这意味着它们不会直接将 A 侧和 B 侧连接在一起。 该器件会检查一侧是否低于 VccA 的30%并驱动低压。 对于 B 侧、看来 B 侧上的信号是否下降到0.4V 以下来驱动 B 至 A 的低电平。FPGA 显示其在 A 侧 、因此如果 FPGA 正在驱动、它应该更容易将信号从 A 发送到 B。

    5.  根据 IIC 上拉电阻的计算方法、快速模式下上拉电阻的值范围为966.66 Ω 1.77k Ω~。为什么数据手册中建议使用10k Ω 的上拉电阻？

    您显示的上拉电阻器范围非常强、这假设您的 I2C 总线负载很重、总线上有很多器件、或者正通过很大的容性负载在电缆上驱动。 数据表中提供的示例图像显示了 I2C 控制器和一个 I2C 目标器件之间的通信。 如果不包含 PCB 寄生、理论总线负载可能只约为20pF (I2C 控制器/目标为10pF、TCA9517的 A 侧或 B 侧为10pF)。 如果我为应用映像使用300ns 和20pF 来计算最大上拉值、则相当于17k 上拉最大值。 因此、在该典型应用中使用10k 上拉电阻器即可。

    -鲍比