This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83869HM:偏斜/长度匹配要求在 RGMII 布局指南数据表(第100页)中添加了 TXD[3:0]&RXD[3:0](11ps/60mil)

Guru**** 2409930 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1258404/dp83869hm-skew-length-matching-requirement-txd-3-0-rxd-3-0-11ps-60mil-in-rgmii-layout-guidelines-datasheet-pg-100

器件型号:DP83869HM

我对数据表中的信息(第100页:12.1.1.1.2 RGMII 布局指南)有疑问。

数据表提供了有关 TX 和 RX 数据线长度匹配的特定要求。 我的第一个想法是、这个匹配要求(66ps)相当严格。  

这里是否有充分理由的解释? 在我看来,1G RGMII 数据总线偏斜更可能是几百 ps 左右。   

我期待一些有关此处的时序要求的计算、


谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    为了 在 RGMII 接口上实现高容差、我们建议失配小于11ps 或60mil。 我确实认为每个 RGMII 布线之间低于60mil 的失配在 PCB 设计中是合理的比例。 如果您希望 RGMII 迹线之间的不匹配度更高、 这 会对微控制器和 PHY 端带来更多限制。

    --

    此致、

    林希尔曼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    但这里有任何解释/计算吗? 我认为超过60密耳的不匹配仍然可以接受吗?

    FR4中的延迟约为~70ps/cm。  
    使用此信息和1G RGMII 的时序、我看不出最大11ps 的匹配是多么重要。  
    因为上升/下降时间为750ps。  就数据将 TXC 移2ns 时变为高电平。

    我认为我的数据的时钟窗口很大、在 ns 范围内。 请参阅图像        
    是的,不是在现实世界里…… 但在我的数据开始计时之前1、75nS 会非常多。 如果由于信号完整性、有大约500ps 的安全空间可以将我的数据准备好随时钟移入、为什么布局中的限制设置为11ps… 这仍然只是一小部分?  

    您能向我展示任何可以证明11ps 是一种限制的规格或计算吗?


    谢谢!

    JW

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    布局的建议值是匹配长度小于60密耳。 这只是 经验法则。 我将在内部联系以便进一步澄清。

    --

    此致、

    林希尔曼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    谢谢! 我期待得到 答案

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、JW:

    我们将在获得更多信息后及时与您联系。

    --

    此致、

    林希尔曼