[参考译文] TCA9535：关于使用 TCA9535上拉电阻器的计算

1.可以估算出每个器件大约10 pF、每 cm 迹线大约1 pF。 如有疑问、请使用示波器查看波形。

2.这些值是 μ I²C 规范规定的标准模式和快速模式的必需值。 对于标准模式下低于100kHz 的时钟或快速模式下低于400kHz 的时钟、您应该只使用相同的上升时间。

3.每个总线段都应具有自己的上拉电阻器。 放置位置无关紧要。

您好、Sheng、

[quote userid="262629" url="~/support/interface-group/interface/f/interface-forum/1279011/tca9535-calculations-on-using-the-tca9535-pull-up-resistor 如何在手册中确定总线电容 Cb 的值？

如 Clemens 提到的、Cb 确定为输入电容和引线电容的总和。  

每个连接到 I2C 总线的主/从器件估计有大约10pF 的输入电容。 如果您有1个主器件和9个从器件、这将仅在 I2C 总线上产生100pF 的输入电容、不包括引线电容器。  

可以如 Clemens 所述估算 PCB 迹线电容：1pF/cm 或3pF/英寸为用于确定迹线总寄生电容的估算值。  

这两个总数将有助于确定可用于计算的 CB 总数。 如果您决定不使用最大 Cb、则可以根据所使用的数据速率从 I2C 标准中获取此信息。 即、标准模式和快速模式下为400pF (最大值)。

[报价 userid="262629" url="~/support/interface-group/interface/f/interface-forum/1279011/tca9535-calculations-on-using-the-tca9535-pull-up-resistor ]2、在 SLVA689中 fSCL=100kHz、TR=1us、fSCL=400kHz、TR=300ns、如果 fSCL 是其他频率、如何确定 TR 的值？ 例如、fSCL=10kHz、TR 等于？

I2C 标准规定了特定数据速率允许的最大上升时间。 如果与您所述的速度小于 I2C 模式的最大速度(fSCL = 10kHz)、则您可以在计算中使用标准模式的上升时间(1us)。  

[报价 userid="262629" url="~/support/interface-group/interface/f/interface-forum/1279011/tca9535-calculations-on-using-the-tca9535-pull-up-resistor ]3、如果我使用8个 TCA9535、可以为 SDA 和 SCL 各使用1个上拉电阻器吗？ 或者我需要使用多个上拉电阻器吗？ 执行 PCBLAOUT 时、上拉电阻器的正确放置是什么？

为了使应用简单并节省 PCB 空间、1个上拉电阻器可能是理想之选。 如 Clemens 所述、每个总线段都应有自己的上拉电阻器、因此放置方式无关紧要。 如果全部8个 TCA9535被连接至一个单总线段、1个上拉电阻器就足够了。  

此致、

泰勒

1.对于所有频率高达100kHz 的时钟、您可以使用1 µs。 对于所有高达400kHz 的时钟、您可以使用300ns。

2.这意味着您不能使用具有400 pF 总线的3 mA。 对于此类极端情况、μ I²C 规格允许 VOL≤0.6V 的6 mA 用于快速模式；如果您的器件不支持此功能、则无法使用400kHz。 (在实践中、总线不会有如此大的电容。)

3.电气、主、从行为相同。 上拉电阻器可以位于任何位置。

4.可能有理由增加这样的电阻器,但在大多数情况下,并不需要。 它会增加 VOL、因此不应太大(关于47 Ω)。

I²C 模式 μ s 允许在0Hz 和100kHz 之间的所有频率以及在0 µs 和1 µs 之间的上升时间。
I²C 模式 μ s 支持0Hz 到400kHz 的所有频率、上升时间介于20ns 和300ns 之间。
您不得超过400kHz。

I²C 时间必须在 μ s 开关阈值之间测量、即介于 VCC 的30%和70%之间。

您好、Sheng、

要回答/补充先前的问题：

[报价 userid="262629" url="~/support/interface-group/interface/f/interface-forum/1279011/tca9535-calculations-on-using-the-tca9535-pull-up-resistor/4849269 #4849269"]1、关于上述答复我还有一个问题，请帮助确认。 第二个问题是关于 Tr. 如果它小于100kHz、则使用1us；如果它大于400KHZ、则使用300ns；如果100kHz<fCLK<400KHZ、则应如何确定 TR？

如 Clemens 所述、当100kHz < fCLK < 400kHz 时、使用 TR = 300ns。  

Unknown 说：

2、如果我按照下面的公式计算最大和最小电阻值、fCLK = 400KHZ、Cb = 400PF、VCC = 5V、Volt (max)= 0.4V、IOL = 3mA、TR = 300ns、计算得出的 Rp (max)= 885Ω、Rp (min)= 966.667Ω 大于较小值的最小值的最大值。 如何理解这一点？

Rp (max)= 885 Ω 和 Rp (min)= 966.667 Ω 的不匹配显示 I2C 器件不支持。  

最小计算考虑了电源电压 VCC、IOL 和 VOL。 假设 I2C 标准化器件能够在0.4V 的输出低电压下灌入3mA 电流。 如果您发现 Rp (min)> Rp (max)、则需要加强 I2C 器件的驱动强度或降低总电源电压。  

例如、VCC = 5V 从 GND 状态上升到3.3V 要比上升到 VCC = 3.3V 慢得多。 这需要的时间要短得多、因此、如果从器件无法将驱动强度增加到 Clemens 提到的水平(6mA、VOL < 0.6V)、则可能需要在系统中更改电源电压。  

Unknown 说：

3、回答第三个问题，例如，如果我使用1个 MCU 和8个 TCA9535进行 IIC 通信，并且 TCA9535标记为1~8，如果1个最靠近 MCU，8个最远离 MCU， 那么在 PCBLAYOUT 发生时、可以将 SDA 和 SCL 的上拉电阻器放置在 IIC 总线上的任何位置？ 无需考虑 MCU 的位置是？

由于 I2C 的数据速率非常慢、因此无需建议上拉电阻器的具体放置方式。 我们不关心这种情况下的反射、因为 I2C 是一种单端开漏协议、它不会驱动高逻辑状态、而是使总线处于空闲状态、并且上拉电阻器将 I2C 总线段的电压拉至逻辑高电压。 上拉电阻器的位置无关紧要。  

[报价 userid="262629" url="~/support/interface-group/interface/f/interface-forum/1279011/tca9535-calculations-on-using-the-tca9535-pull-up-resistor/4849269 #4849269"]4、我需要考虑一个小电阻器与 SDA、SCL 的线路串联？ 类似于33Ω、22Ω、100Ω。

正如 Clemens 之前所述、增加串联电阻会增大 VOL、因为电流流经电阻、并在 I2C 总线驱动为低电平时产生压降。 只要不违反总线的 VIL (最大值)(VCC 的30%)、22欧姆、33欧姆或100欧姆可能是串联电阻解决方案。  

通常仅当系统在将 I2C 总线驱动为低电平时出现严重过冲时、才需要添加串联电阻。 过冲期间的负尖峰可能会损坏器件、具体取决于其绝对温度。 SDA/SCL 线路的最大负输入电压。  

Unknown 说：

对于上面的回复1 ,我可以理解 TR=1US 对于小于400KHZ , TR=300nS 对于大于400KHZ 这是理解吗?

这是不正确的理解。 请对 I2C 标准指定的模式使用以下上升时间。  

0kHz < fSCL < 100kHz、TR = 1us (1000ns)(标准模式)

100kHz < fSCL < 400kHz、TR = 300ns (快速模式)  

Unknown 说：

我目前在 MCU 和 EEPROM 之间有一个使用硬件的 IIC，PCB 布线 SDA 和 SCL 各约3cm 长，在线路中间有层交换和穿孔。 根据手册（SLVA689）、两个芯片的电容是20pF、根据3cm、线路是3PF、线路上有三个过孔、每个过孔根据10pF 计算、CB=53PF。 但是、当我通过示波器观察时、可以看到我需要使用大约2.7K 的上拉电阻器来满足 Fclk=100kHz 且 TR=1uF 时的要求。 根据手册中提供的曲线、这正是 CB=400PF 时的电阻值、这让我感到困惑。 您能帮助回答为什么吗？

正如 Clemens 所述、上升时间是指信号从 VCC 的30%上升到 VCC 的70%所需的时间。 如果以这种方式进行测量、则10%到90%不是 I2C 中正确的上升时间估算值。  

此外、总线电容的总和是总线电容的估计值计算结果、可能并不精确。  

两个芯片的电容为20pF、1pF/cm 迹线、但是在你之前的注释中、你的系统中具有8个 TCA9535。 输入电容为每器件典型值3pF、但最大可能为每器件8pF。 过孔的额外电容也可能准确、也可能不准确。 此外、PCB 布线的宽度可能会使总 CB 增加/减少。  

请展示如何测量上升时间的示波器捕获。  

Unknown 说：

您能就布局方面的 IIC 布局和布线提供一些建议吗?

一般而言、我通常建议尽量缩短布线、使其简洁、并尽量减少弯曲。 布线越长、寄生总线电容(Cb)就越多。  

我尝试将 I2C 总线保持在同一层、如果必须添加过孔、这会增加导线的电感、从而增加过冲和振铃。 也会为系统增加电容器。  

尝试使 I2C 总线免受 PCB 上噪声源的影响。 即、如果总线上有一个电机驱动器、则最好将 I2C 总线布线远离器件、以防止过量噪声耦合到 I2C 总线上。  

此致、

泰勒

您好、Sheng、

Unknown 说：

后续项目将使用一个 MCU 和8个 TCA9535进行项目设计时，我预计 IIC 将需要大约30cm 的布线，我是否能够在没有 IIC 中继器的情况下满足要求？

我很难肯定地说、它取决于接线会添加到系统的电容大小。 导线类型的数据表应提供估算的 pF /长度测量值、以估算导线的总电容。  

示波器上的信号看起来正常。 我认为、如果使用较小的分辨率步长、可以找到更好的上升时间测量。 在提供的最后一个示波器屏幕截图中、这不是测量上升时间的正确方法。 请参阅下面基于 I2C 标准的上升时间图。  

这更准确地描述了如何在 I2C 中测量上升时间。  

此致、

泰勒

您好、Sheng、

Unknown 说：

上面回答的哪一个数据表描述了此布线规范的要求？

我将讨论特定于您所使用的导线类型的数据表。 不是特定于 IC 的数据表。 我提到的数据表是您最终可以访问的数据表。  

如果它是跳线之类的简单东西、则估算几个 I2C/英寸的线、但最终、示波器捕获将有助于显示您是否处于 pF 标准范围内。  

此致、

泰勒