[参考译文] HD3SS3212：如果两个器件以菊花链形式相连、是否需要在 TX 线路上添加旁路电容器？

您好！

您能否分享您的方框图或原理图？ 我绘制了有关如何对两个 HD3SS3212进行交流耦合的大致方框图、如下所示。 此框图假定端点共模电压满足 HD3SS3212共模电压要求。  

您遇到了什么具体的信号质量问题？  

谢谢

大卫

我无法显示我们的设计的确切细节、但通过从文档图像中剪下来、我在下面添加了一些我们所实施方案的简化版原理图。 第一个 HD3SS 上的 PortC 要使用其他功能来实现多端口交换机。 下面显示的路径是我们会遇到问题的一个示例。

由于声明 GND 是芯片的有效偏置、因此偏置电阻器接地。
我已经尝试给1.5V 偏置电压打补丁、并且行为没有变化。

我们看到的问题是某些 USB3主机连接不良、某些主机连接正常。 我们有一个 PassMark USB3环路测试器件、用于测试指示连接不良的位错误和吞吐量。

我们也有机会借用 Rohde & Schwartz 的一个非常能干的仪器来测量眼图和阻抗。 阻抗本来应该可以接受、但在使用某些器件时眼图非常封闭、而使用其他器件时眼图非常窄。

我们已使用小型0201电容器和其他钝化元件来重新设计电路板、而不是0402、我们使用半固化7628而不是1080、并且现在在接地层和整个路径上离散元件和连接器焊盘下方的所有其他相关平面中有空洞。 我不知道设计中可能会出现什么问题。 在进行了上述最新设计更改后、我将再次尝试用仪器来测量眼图。
我在芯片下方放置了0.1和0.01uF 的去耦电容器。

重新设计布局后、我看到误码率略好、但远远超出了可接受的范围。

如果瑞典斯德哥尔摩附近有一家 TI 实验室、我可以在那里再次测量我的眼图、或许还可以测量迹线上的阻抗、这将提供很大的帮助！

电容器为220nF。 我还尝试了100nF 和470nF、因为远端可能也有电容器。
我可以添加一条反馈、因为我没有找到使用220nF 电容器的可能最佳选项的信息、以防主机或器件在信号路径中也有电容器。 数据表显示使用100nF。 我在阅读您的开发板的文档时首先发现了这些信息。

目标数据速率为5Gb/s。

我无法判断主机控制器是否具有去加重功能、或者它是否已被激活、因为我无法从板上安装的芯片制造商或主机板上安装的芯片制造商那里获得芯片的数据表。 在分析我的设计时、我看到存在衰减、但闭合眼图接缝的主要因素是抖动与衰减相结合。 我需要更好的仪表来测量电流衰减。

感谢在美国测量的提议。 我记住这一点,但现在我正在努力获得一个足够好的工具接近斯德哥尔摩。

我一直在考虑插入某种转接驱动器或其他信号调节器、但器件上剩余的空间有限、因此很难、但也可能不可能。 这也将是很好的理解它是我试图补偿什么,以使它正确...

我们现已将此更新后的设计投入生产、因为它很有用、但在各个方面并不是很好、因此我在一两个月内就可以获得更好的信号质量统计结果。

您好！

我们在这里可以为您解答其他问题吗？

谢谢。

扎赫

您好：

  还有一个问题、TX 和 RX 上的交流电容值是否相同？ RX 交流电容值应为>300nf。

最佳

布赖恩

在所有8个位置上具有相同的值。 您是否有用于 RX 上使用>300nF 的参考资料？

此外、您能否定义"on RX"是什么意思？ 您是指 SSRX 差分对上的菊花链芯片的两侧、还是指 SSRX 和 SSTX 的两个差分对的入口侧？

要十分清楚,您可以编辑上面的图像,并绘制一个您认为应该使用>300nF 的电容器的环形或箭头。

您好：

      SSRX 的绿色应大于300nf，红色可为220nf，因为 SSTX 主机侧有两个电容。

您是否尝试去除 靠近主机侧的偏置和交流电容器？

此致'

布赖恩

谢谢你布赖恩

是的、我的确去除了电容器和偏置电阻器、但是误码率并没有明显改善。 因为这是在我获得合适的仪器之后、我无法用眼图的形状判断是否实现了可衡量的改进。

现在我猜、我已经完成了其他工作、除了添加信号调节来补偿电路板中的衰减。 这也是我希望在主机板上获取芯片数据表的部分原因、以查看是否需要器件将差分对偏置到高于 GND 的值、或根本不需要。

我已经给了 USB3主板的生产者反馈我的发现在那里板的设计中的潜在缺陷。

Björn

Björn

从系统控制器到连接器的总布线长度是多长？  

对于转接驱动器、我建议在此设计中使用 TUSB522P。

谢谢

大卫

我们的电路板两端都有 USB 连接器、并且包括 HD3SS 在内的总距离小于1英寸或大约20mm。 然后、有一根4-5英寸电缆连接主机板上的连接器、并在主机板上有另一英寸的布线。 我们正在制作的定制电缆与更好的质量比蹩脚的那些你可以买的货架。 使用过长的非屏蔽线将屏蔽层剥离时、它们通常具有不良的线端接、这会导致超过125 Ω 的阻抗飞跃、正如我在测量和串扰时看到的那样。 如果采用正确的端接屏蔽、则阻抗可处于规格范围内或至少低于100欧姆。

感谢转接驱动器的建议。 我会在稍后需要时或在与此类似的其他设计中牢记这一点。 由于两个 USB 连接器之间的距离相当短、在此设计中很难挤压一两个转接驱动器、但如果我们不得不这么做。