This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们在产品中仅将 THVD2450用作 RS485驱动器。 原理图如下所示。 使用共模扼流圈(FL1)来消除共模噪声。 两个电容器(C63和 C64)用于延长信号上升时间、以实现 EMC 目的。 输入信号(数据1)是3.3V 电平、具有各种频率。 在我们的测试中、在两个差分信号之间的连接器(CN1)上添加了一个端接电阻器。 直接在连接器上测量信号。
我们在差分信号上发现了一些噪声、也在正负信号上发现了一些噪声、如下面的第一张图所示。 与此噪声相关的一些有趣现象是:
1.噪声只会发生,或者我们可以说在大约25个正脉冲后变得更加明显。
2.降低信号频率时,没有发现噪声,如下图所示。
3.将 THVD2450替换为 THVD1520 (和其他制造商提供的另一个 RS485收发器)后,无论信号的频率如何,都不会发现噪声。
为了排除差分总线上共模块和电容器产生的影响、我拆除了它们并短接共模扼流圈的焊盘。 差分信号上仍然存在噪声、但有些不同。 现在看来只有正信号有一些噪声、负信号看起来还是比较"干净"的。 波形如下图所示。 这肯定会导致差分信号上出现噪声。
我还尝试在 THVD2450的电源轨上添加更多的大容量电容器和去耦电容器、但这对降低噪声没有帮助。
我的问题是:
THVD2540支持比 THVD1520更高的数据速率。 是否是在使用 THVD2450时更容易发现噪声的唯一原因?
2.我们发现只有在25个正脉冲后才会有噪声。 它是否与 THVD2450的某些特性相关?
3.虽然噪音的幅度似乎 不太可能影响其功能,我们是否有任何建议的解决方案可以尝试让噪音消失?
谢谢!
Michael、您好!
几个简短的问题:
1.您在测试中使用的终端电阻值是多少?\
2.测试中的总线运行时间是多长?
3.您的测试运行速度似乎是~5MBps -是这样吗?
4. C63被标记为 DNP -是不是在您的测试中 DNP 还是它?
5.测试中是否使用了任何电缆,还是只是一条迹线? 另外、所用布线和/或电缆的特性阻抗是多少。
对于您直接提出的问题:
1.较高的最大数据速率可能会导致噪声问题。 本质上、较快的器件会在较高的频带内具有较高的能量、因为其差分上升/下降时间增加(这是最大数据速率的推导结果) 凭借可实现更高最大数据速率的器件、在较短的距离内、阻抗匹配等因素变得更加重要。 它不能保证是个问题、但它肯定会导致噪声问题-一般而言、最佳做法是根据您的应用选择您能够承受的最慢部件-然而、我假设您对+/-70V 故障保护感兴趣、这确实是 和受限选项。 您正在尝试对输出进行一定的转换率、这应该会有所帮助-但它仍然可能导致问题。 我想确认我在上面提出的问题、因为这将有助于重点说明这会对问题产生多大的影响。 该器件上的反射可能在总线上显示的长度短至100mm、因为它的差分转换时间(与直接数据速率无关) 非常快-因此即使您正确端接在总线的一端-由于总线上的组件容差和其他无源器件、0%反射不太可能、因此可以在驱动器处看到它。
2、THVD2450的任何特性都不会导致此问题-它可能与系统的物理属性相关、也可能从电源轨泄漏。 话虽如此、它可能作为一个问题并非超级关键-与信号相比、波动非常小;RS 至485可以处理一点噪声。
3.噪音似乎是周期性的,所以我想它的部分原因是一些反射或与系统中的 LC 电路的谐振-说可能有几个选项可以看:
3A)如果噪声来自电源-在 VCC 上使用更可靠的滤波器以允许仅通过"DC"大小的滤波器是不错的第一步。
3B)、我会考虑在最后一个接收器处添加一个分裂终端-而不是标准终端电阻器。 噪声似乎在比基极稳定的高频率下具有周期性-因此、分裂端接将有助于滤除共模噪声、此外已应用的其他滤波技术将有助于减少感应到的噪声。
3c)、只要数据频率在很大程度上不受信号的影响、您也可以添加铁氧体磁珠、这可能有助于降低更高的频率。
3d)如果这是一个阻抗不匹配问题、你可以尝试阻抗匹配(我认为扼流圈和电路的其余部分之间存在不匹配)-但老实说、我认为添加更多滤波可能是最好的(分割项和潜在的滤波电容器) 因为更好的阻抗匹配很可能是此处最难的选项。
请告诉我我上面提出的问题-但最终我认为这可能是反射或电源(或可能是这两者)-但上面的答案肯定会帮助我更好地了解问题所在。 我认为现在遇到的问题并不重要、但我知道他们希望尽可能多地从设计中消除风险。
此致!
帕克·道德森
您好、Parker、
感谢您的回复! 首先、让我来回答您的问题。
在我的测试中、终端电阻器为100欧姆。 在我们的整个系统中、RS485总线的设计具有100欧姆差分阻抗、而不是120欧姆的典型阻抗。 这包括发送器和接收器 PCB 上的特性差分阻抗、之间的电缆以及接收器上的端接电阻。
2.在我的测试中,我在没有任何电缆的情况下直接测量了连接器上的信号,如下图所示。 如果单端探头可能影响测量、我也仅在测试中使用差分探头、但仍存在相同的噪声。
3.数据输出的频率设置为2.9MHz。 然而、我们注意到、测试中只有在输出特定的数据模式时才会出现噪声。 似乎这种模式是、信号大部分时间都保持低电平(或高电平)、周期性地有一个正(或负)脉冲。
当我将频率从2.9MHz 更改为400kHz 时、噪声消失了。 2.9MHz 和400kHz 的波形是我上一篇文章中的前两张图片。
当输出是一些其他数据(仍然具有2.9MHz 频率)时、不会发现噪声。 以下是这种情况下的波形。
4. C63实际上已安装在板上。 与 C64相同、它也是一个330pF 电容器。 在我的测试中、我在测试中尝试了不同的配置、如下图所示、但噪声一直没有消除。
-移除电容器和共模扼流圈(在板的右边缘的通道)。
-在共模扼流圈之前和之后添加更多电容器(从板的右边缘的第二通道)。
-添加1uF x 2作为 RS485 IC 的去耦电容(从电路板右边缘的第4通道)。
5.测试中没有电缆。 PCB 上差分对的特性阻抗设计为100欧姆。
其他注意事项:
没错、我们选择了此 IC 是因为它具有故障保护功能。 在我们的设计中、我们有八个通道。 从 THVD2450输出引脚到连接器的最长距离约为65mm (包括共模扼流圈)。 在我的测试中、通道的最长距离大约是40mm。 考虑到 THVD2450的典型5ns 上升时间、如果特征阻抗不连续性、可能会存在一些 SI 问题。
说到阻抗、我 认为在现实中、组件焊盘和每次连接都会有阻抗不连续性。 PCB 制造商在 PCB 上的布线阻抗也具有10%的容差。 分量的容差也会起作用。 在这种情况下、噪声似乎是不可避免的。 但我很好奇为什么噪声仅与特定的数据模式一起出现。
此外、如果是阻抗不匹配导致的、我预计当信号电平从高电平变为低电平(或从低电平变为高电平时)时会出现噪声、但在我的测试中、当信号保持稳定电平时、噪声似乎总是出现。
此外还有关于电源的信息。 我在去耦电容器的两个引脚上测量了电源轨、这两个引脚最靠近 IC 电源引脚。 当差分信号上有正脉冲时、最大峰峰值幅度为105mV。 当信号稳定时、电源轨上的峰峰值振幅约为40mV、如下图所示。
即使振幅为105mV、它约为5V 电源电压的2%、我的理解也应该是可以接受的。 我是否遗漏了任何内容、这可能构成潜在风险?
谢谢!
Michael、您好!
1.所以100欧姆端接没问题-因为好像只有1个端接(只有驱动器系统- rs -485的最小值为54欧姆-因此总线无法处理2 100欧姆-但由于总线很短、可能没有太大区别) 感谢确认布线阻抗-您将遵循最佳实践、在此最佳实践中布线特性阻抗等于负载以消除反射。
2.感谢您对测量设置的解释-我看不到您如何执行这些测试的任何问题。
3、我认为400kHz 信号不会引起问题这一事实可能是一个很好的迹象、表明问题是基于反射而来的、因为您看到的是较高频率上的问题。 观察到2.9MHz 的不同位模式不会引起相同的问题-我认为这与位模式形状有关。 如果查看您共享的两个位图形、您可以看到两个2.9MHz 信号上存在反射、主要区别在于第一个位图形(有问题) 似乎在一些较高谐波下几乎会产生驻波、我认为添加反射激励是在正确的时间添加的、以防止信号衰减。 由于总线只有一端进行端接、因此反射回驱动器的任何物体的反射系数都接近100% (假设我们将 THVD2450称为开路传输线-严格来说不是这样-但它非常接近于系统设置的现实)、并且短总线的 反射衰减远小于标准的长 RS -485总线。
4、感谢元器件测试和电源测试确认(我觉得电源不是问题)
因此,我认为最终发生的情况是:
1.阻抗不匹配(可以理解、某些不可避免、因为组件/布线容差) 会在较高频率下引起反射。
2.某些位模式比我认为的其他位模式更差的原因是一些建设性的干扰的反思。 本质上、驱动器信号是在正确的时间将能量馈送到反射的驻波中、以防止衰减过多而产生驻波。 在大多数 RS 至485应用中、这种噪声会由总线衰减-但在较短的总线中、它可能变得更加明显。
消除此问题的解决方案是添加更多滤波-可能是分裂端接(在您的情况下为2个50 Ω 电阻器、中心抽头电容器接地)和/或铁氧体磁珠可能是最佳建议。
然而、尽管如此-记录的差分噪声非常小、所以它很可能不会引起太多问题、特别是当将被用于的应用也是一个短总线例如测试时-同时如果你在实际系统中的总线比 测试设置驻波问题很可能不会是那么严重的问题、因为它会被较长的总线衰减。
我会尝试再尝试几位模式、看看您是否在位模式的多种变体上看到了这个问题-因为如果它是驻波问题、那么我认为您可能在许多位模式中看不到它 (您仍会看到一些反射、就像您已经看到的那样、但它们衰减得非常快)
总之、我认为您没有太多的问题-但我确实认为最可能的情况是阻抗不匹配导致反射、并且与系统设置一起使用的特定位模式可以创建一个小振幅驻波。 您可以通过分裂终端或铁氧体磁珠进一步降低噪声。 您可以多测试几位模式、以验证它们是否存在驻波问题-但我想大多数位模式不会导致此问题、因为要做到这一点、需要排队。
如果您有任何其他问题、敬请告知!
此致!
帕克·道德森