[参考译文] DP83867IR：器件无响应

你好，南俊达，

 如果 PHY 未接收到输入时钟、则它将不工作。 时钟本质上是检测信号、因此在尝试其他任何操作之前必须先解决时钟问题。

请参考以下文档、希望这能在将来对您有所帮助。

DP83867故障排除指南

此致、

阿尔瓦罗

尊敬的 Alvaro：

除了输入时钟之外、是否还有其他可能会引起器件无响应的问题？

谢谢。此致、

南俊达 M.

你好，南俊达，

有、但这应该是第一次检查。 您能否探测 CLKOUT 引脚并确认您看到波形？ 如果是、则 PHY 处于活动状态、应可通过 MDC/MDIO 进行寄存器访问。

此致、

阿尔瓦罗

尊敬的 Alvaro：

我们提供了外部时钟、现在我们能够在 CLKOUT 引脚上看到25MHz 时钟输出。

但我们看到 MDIO 响应始终为00。 您能告诉我如何继续吗？

谢谢。此致、

南俊达 M.

你好，南俊达，

很高兴听到我们能够从 CLKOUT 获得25 MHz。 我要确认的下一件事是、如果 MDIO 线路有一个连接到 VDDIO 的2.2 kΩ 上拉电阻器、这对于寄存器访问是必需的。

您当前正尝试如何访问寄存器？ 是通过处理器实现的吗？

此致、

阿尔瓦罗

尊敬的 Alvaro：

MDIO 有一个1.5K 欧姆的上拉电阻器连接到 VDDIO。

我们正在尝试从支持标准2.5MHz MDC-MDIO 接口的 Zynq SOC 访问寄存器。

谢谢。此致、

南俊达 M.

你好，南俊达，

MDIO 上的1.5 kΩ PU 应该没问题。 接下来、我们可以检查 Zynq SOC 是否在为 PHY 提供2.5 MHz MDC。 能否探测 MDC/MDIO 线路？

我还建议仔细检查 PHY 上的搭接以确认 PHY_ID。 如果 SoC 具有错误的 PHY_ID、这可能是寄存器访问无法正常工作的原因。

此致、

阿尔瓦罗

尊敬的 Alvaro：

我们已检查 MDC 是否为2.5MHz。

我们已将 PHY 地址设置为0、这意味着根据数据表、搭接设置为开路连接。 请更正我的错误。

谢谢。此致、

南俊达 M.

你好，南俊达，

正确、将 RX_D0和 RX_D2保留为开路会将 PHY 地址设置为0。 我们是否可以通过在上电期间探测这些自举来确认它们？ 我们可以尝试使用所有可能的 PHY_ID 来排除该问题吗？  

另外、我将于11月23日- 11月29日不在办公室。 预计在11月30日之前没有回复。

此致、

阿尔瓦罗

尊敬的 Alvaro：

已尝试使用不同的 PHY ID、我们看到所有寄存器读取的响应均为0。

您能帮助我们进行进一步调试吗？  

谢谢。此致、
南俊达 M.

你好，南俊达，

感谢您耐心等待我的回答。

我想总结一下到目前为止的问题、看看我们是否可以重新检查几个方面。

1. PHY 是否处于活动状态？
   1. 探头 CLKOUT
      1. 看到25 MHz 信号
   2. 链路 LED
      1. 您是否连接了任何 LED？
      2. 将以太网电缆连接到 RJ-45连接器时、是否看到链路接通？
   3. 吞吐量/ Ping 测试
      1. 您是否能够发送数据/ Ping？
2. 原理图/布局
   1. MDIO 线路是否包含2.2 kΩ  PU 至 VDDIO？
      1. 它具有 连接到 VDDIO 的1.5 kΩ PU
         1. 这是 IEEE 定义的、并且可以
   2. 处理器是否提供 MDC？
      1. 是、它提供一个2.5 MHz 时钟
   3. PHY 地址是否正确绑定？
      1. RX_D0和 RX_D2保持悬空、这会使 PHY_ADD = 0。
      2. 您正在使用什么 MAC 接口？ 您能否向我发送示意图的以太网部分的 PDF 文件？

此致、

阿尔瓦罗

尊敬的 Alvaro：

很抱歉响应延迟。

1.b.A -是、LED2和 LED1 LED 连接到 Magjack

1.B.B -否、我没有在 RJ45连接器上看到任何链路接通 LED 亮起

1.C.A -不能、因为它未连接。

2.C.A -正确

2.c.B -我们在 MAC 上使用 Zynq Ultrascle+ FPGA PS。 PFA 原理图。

谢谢。此致、

南俊达 M.

你好，南俊达，

我查看了原理图、但没有看到任何问题。 我将再次向您介绍故障排除指南、特别是第3.4节。

您可以在启动期间探测电源、复位、CLKOUT、MDC 和 MDIO 并再次探测稳态吗？

DP83867故障排除指南

此致、

阿尔瓦罗

尊敬的 Alvaro：

很抱歉响应延迟。

由于我们提供的时钟输入、我们具有延迟的复位序列。

我们将从 FPGA 提供复位(在处理器启动后大约1分钟后)、并在向以太网 PHY 提供时钟输入后提供复位。 (在30秒电源稳定后由时钟发生器提供)。 驱动程序将由命令手动启动。  

请告诉我、这是否会导致任何问题。

谢谢。此致、

南俊达 M.

你好，南俊达，

以确认我的理解

1. 您允许 FPGA 首先启动、
   1. 然后 FPGA 将低电平信号置位到 PHY 的复位引脚。
2. 电源和时钟也启动、并且等待~30秒使它们稳定
   1. 
   2. 这非常好、30秒可能会超时、但本质上我们希望在通电之前有一个稳定的时钟。
3. 在电源和时钟稳定后、FPGA 将 PHY 从复位状态释放
4. 在步骤1-3之后手动启动驱动程序

这是完全没问题的、您现在是否能够读取和写入寄存器？

此致、

阿尔瓦罗

尊敬的 Alvaro：

不、我们无法读取和写入。 我们看到 PHY 在 MDIO 引脚上没有响应。

谢谢。此致、

南俊达 M.

你好，南俊达，

Alvaro 目前不在办公室。 他会在回到办公室后立即与您联系。

--

此致、

林希尔曼

尊敬的 Alvaro：

发现 PHY 有问题。

每当 PHY 获得时钟输入时、它似乎在灌入 MDIO 引脚、并且当 MAC 与 PHY 通信时、MDIO 引脚电压会降至1.1V。 然而、当 PHY 未激活时、即、当时钟输入不存在且 MDIO 被驱动时、MDIO 的电压为1.8V。

有什么可能导致以太网 PHY 出现此类行为的想法吗？

期待很快收到您的回复。

谢谢。此致、

南俊达 M.

您好！

阿尔瓦罗是 ooo 和将回应他明天返回。

此致、

格罗姆

你好，南俊达，

感谢您的耐心。 MDIO 电压降很奇怪。 我们是否曾尝试用新的 Phy 替换 DP83867 PHY？ 也称为 A-B-A 交换、以查看问题是否属于 A 部分。

此致、

阿尔瓦罗

尊敬的 Alvaro：

我们尝试将 PHY 与另一个进行交换。  

PHY A 是一种响应 MDIO 的 IC、替换为无响应的 IC B。

现在我们看到 PHY B 在响应、PHY A 在响应。

问题仍然存在、当 IC 处于活动状态时、MDIO 电压为什么从1.8V 降低到1.1V？

如果您有任何其他调试点、请告诉我。

谢谢。此致、

南贡达

你好，南俊达，

最初在电路板上有一个对 MDIO 做出响应的 PHY A (这是否意味着可以访问寄存器？)。 PHY A 替换为 PHY B、它不会响应 MDIO。 突然地、PHY B 响应 MDIO、但当它再次替换为 PHY A 时、PHY A 不再响应？

是否在同一电路板上替换了它们？

此致、

阿尔瓦罗

尊敬的 Alvaro：

是的、在同一电路板上更换了 PHY。

我们有 2个 PHY 连接到 Zynq FPGA。  1 每个连接至 PL 部分(FPGA)、而另一个连接至 PS 部分(处理器)。  
我们可以看到两种 PHY 上的常见问题是、一旦为以太网 PHY 提供时钟输入、MDIO 引脚的电压就会从1.8V 下降到1.1V。

我希望您可以从上图中理解、我们将电路板上的 PHY-A 和 PHY-B 位置互换了。

我们可以回答吗、为什么 PHY 上的电压降低了？ 当 PHY 未激活(未提供时钟输入)时、MDIO 电压不会降低。

谢谢。此致、

南俊达 M.

你好，南俊达，

处理器的 VDDIO 电压是多少？  此外、您说在向 PHY 提供时钟输入时、电路板的其余部分是否已通电？ 我知道我们已经讨论了上电时序、但我想确保仍然遵循、时钟应该在器件通电之前存在。

向以太网 PHY 提供时钟输入后[/报价]

  可通过链接找到 DP83867ERGZ-R-EVM 原理图文件。 寄存器访问在该板上、您能将它与原理图进行比较吗？  

此致、

阿尔瓦罗

尊敬的 Alvaro：

感谢您的投入。

我们使用 PHY 的外部时钟源尝试了上述条件、该时钟源在电路板上电之前存在。

我们观察到与之前相同的行为。 MDIO 降低到1.1V、MDIO 上没有响应。

如之前随附的原理图所示、我们使用1.8V VDDIO 电压驱动 PHY。

请告诉我们如何进一步开展工作。

谢谢。此致、

南俊达 M.