This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83848K:DP83848K:启动期间信号引脚的状态

Guru**** 1555290 points
Other Parts Discussed in Thread: DP83848K, AM4377
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1323935/dp83848k-dp83848k-the-state-of-the-signal-pins-during-startup

器件型号:DP83848K
主题中讨论的其他器件: AM4377

您好!

我在电路板上使用 DP83848K 和 AM4377、但在某些电路板上会出现一些奇怪的行为。

我曾在处理器论坛上发布过、但并未真正找到解决方案: e2e.ti.com/.../am4377-qspi-flash-for-am4377-uniflash-cli

我的主要问题是、上电时 TX_EN 和 TXD_1到 TXD_3信号会发生什么情况?

根据数据表、这些引脚应仅为输入引脚、但在我的硬件上、这些引脚驱动3.3V。

这些信号也用于 AM4377的自举配置、因此在处理器启动时会使用收发器对其进行驱动。

以下是上电时的测量值:

C1:PORz

C2:3V3

C3:ECAT0_TXD0

C4:PHY_RESETn

ECAT0_TXD0信号应该为自举配置的0V、但一旦 PHY 通电、它就会变为大约2.5V、并且当收发器输出(试图将其拉低)被禁用时、它会变为3.3V。

当我完全不为 DP83848K 供电时(引脚1、18、26无电压)、它会按预期工作、TXD0不会被上拉至3.3V。

你有什么建议问题是什么或为什么它的行为是这样的?

非常感谢、此致、

铁莫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Timo:

    查看 此相关主题、您可以在置位复位后执行测量吗? 这些引脚在这一点上应该是 Hi-Z、因此如果电压仍然被驱动、您需要在 MII 线路上找到另外一个导致此问题的误差源。

    此致、

    格罗姆

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gerome、

    复位已经在上面的测量中(C4)。 在 PORz 变为高电平后、它会在大约16us 内变为3.3V (这是因为某些信号会多路复用为自举)。 但在上电时、RESET 为低电平并且 TXD0信号已经被上拉。

    此致、

    铁莫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Timo:  

    如果 PHY 处于复位状态时电压已被驱动(因此该引脚处于高阻态)、则需要检查是否有其他东西驱动线路。

    此致、

    格罗姆