[参考译文] TMDS181：TMDS181 &amp；SN65DP159原理图检查。

嘿、Wesley、  
我会尽快回到你的身边。"

嘿、Wesley、

很遗憾、我只能进行 U3的原理图审阅。 这是在假设这用于接收端应用的情况下完成的。

e2e.ti.com/.../TMDS181_5F00_Schematic-_5F00_Review_5F00_Wesley_5F002800_2_2D00_22_2D00_2024_2900_.pdf

我还有几点要说的：

谁是此项目的 OEM/ODM、项目名称是什么？

当前设置处于引脚搭接模式、但无 DDC 侦听功能、可能会出现问题。
确保 CMC 处于所用 HDMI 信号的带宽范围内
确保 ESD 的钳位电压为~5V

差分信号为什么上拉至3.3V？

另外、如需接收端应用的参考原理图、请查看 TMDS181数据表第43页： https://www.ti.com/lit/ds/symlink/tmds181.pdf?ts = 1708620111469&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTMDS181

我将在明天结束 U9和 U6电路的评估并把这些内容提供给您。  

您好、Vishesh ：

谁是该项目的 OEM/ODM，项目名称是什么？--> ODM --> VEGA-3006

当前设置处于引脚搭接模式、但无 DDC 侦听功能、可能会出现问题。
确保 CMC 处于所用 HDMI 信号的带宽范围内-->

"我不知道你在说什么。"

我们目前还有其他项目用于设置 PIN Strap 配置。 反馈的区别在于具有 DDC 侦听功能。
同时在4K 源,它被验证通过!

确保 ESD 的钳位电压为~5V-->

请说明部件号？

差分信号为什么上拉至3.3V？

-->由于 TMDS181输出连接到 FPGA，FPGA 没有内部拉高3.3V 引脚类型。 需要外部上拉高电平
请参阅 TMDS181 DS page15

PS：Sch NL/未安装。

谢谢^^

我们目前有其他项目可设置 PIN Strap 配置。 反馈的区别在于具有 DDC 侦听功能。
同时在4K 源,它被验证通过![/报价]

我只是想确保具有侦听功能、因为我看不到 DDC 与 FPGA 的连接。

确保 CMC 处于所用 HDMI 信号的带宽内-->

看不到您正在使用的共模扼流圈(CMC)的部件号、所以想确保 CMC 对于 HDMI 2.0带宽足够好。 下面是一张图表、其中包含许多 CMC、这些 CMC 将适用于您的应用：

确保 ESD 的钳位电压为~5V->

我看了看部分,它应该是好的。

-->由于 TMDS181输出连接到 FPGA，FPGA 没有内部拉高3.3V 引脚类型。 需要外部上拉高电平
请参阅 TMDS181 DS page15

此电路用于参数测量、而非应用用途。 这是交流耦合应用的原理图。 在实践中、它们应该是相同的、但仅供将来参考。

交流耦合实现：

已在原理图底部未看到交流耦合电路、道歉。 然而、HDMI TX1时钟的命名似乎不匹配。

U6的电路与 U3类似、因此上述所有内容也应适用于 U6。 U9原理图审阅。

[/quote]

您好、Vishesh ：

我只是想确保具有侦听功能、因为我看不到 DDC 与 FPGA 的连接。

-->请查看 RX1 U4 & RX2 U7 & TX U10是从 DDC 连接到 FPGA。  我已从 FPGA 确认。

2.看不到您使用的共模扼流圈(CMC)的部件号、所以想要确保 CMC 对于 HDMI 2.0带宽足够好。 下面是一张图表、其中包含许多 CMC、这些 CMC 将适用于您的应用：

我们的 Si 仿真团队建议 HDMI 2.0 RX 端不要使用 CMC,所以我们只能在 HDMI 2.0 TX 端使用 CMC。

此电路用于参数测量、而非应用用途。 这是交流耦合应用的原理图。 在实践中、它们应该是相同的、但仅供将来参考。

-->因为 TMDS 181传输端 DC 终端
，必须处于端子上拉至高49.9欧姆至3.3V。 我们用于尝试将端子拉至高电平49.9欧姆至3.3V。 FPGA 将无法接收
信息。
无论如何、DP159在 TX 端传输交流信号、因此在端子上无需像 TMDS181一样将49.9 Ω 阻抗拉至3.3V。

4.我在原理图底部没有看到交流耦合电路、道歉。 然而、HDMI TX1时钟的命名似乎不匹配。

--> HDMI TX 端必须具有回扫功能，所以 TX FPGA 端参考 CLK 将来自 CLK_GEN

U6电路与 U3类似、因此上述所有内容也应适用于 U6。 U9原理图审阅。

-->Yes!  

我修改 RX1、RX2和 TX1电源高频波形电容

RX1、RX2和 TX1新增100pF 电容

• 在 TMDS181上、DDC_SDA/SCL 上的40.2k pullup 超出 HDMI 规范、需要使用47k +/-10%-->我们参考 Xilinx EVB 的电阻设置为40.2K 欧姆。
• 对于引脚搭接模式、将 TMDS181 TEST/A1设置为 NC -->我将讨论 FPGA 团队的这一设置。
• 将 TMDS181 EQ_SEL 设置为 NC-->我将讨论此 FPGA 团队设置。
• 对于 DP159和 TMDS181、过多的4.7uF、请保留一个、然后将其余的替换为0.1uF -->正常！ 我们将修改电路、
• FPGA 输入需要交流耦合、但 TMDS181输出需要3.3V 共模电压、因此需要使用外部50 Ω 端接至3.3V 来设置 CM。但50 Ω 端接和 FGPA 输入端接可实现双端接、从而切断输出信号振幅。 可能需要调整 TMDS181输出摆幅以补偿-->我讨论 FPGA Team 的这一设置。

嘿、Wesley、

非常感谢您提供快速反馈和沟通。 请告诉我如何与 FPGA 团队进行讨论。 我将查看 DDC 上拉值。

您好、Vishesh ：

感谢您的快速回复^^

我与 FPGA 团队进行的沟通如下：

• 对于引脚搭接模式、将 TMDS181 TEST/A1设置为 NC -->我将把电路修改为 NC。
• 将 TMDS181 EQ_SEL 设置为 NC -->我将把电路修改为 NC。
• 对于 DP159和 TMDS181、如果过多的4.7uF、请保留一个、然后将其余部分替换为0.1uF ->我会将电路修改为 NC。
• FPGA 输入需要交流耦合、但 TMDS181输出需要3.3V 共模电压、因此需要使用外部50 Ω 端接至3.3V 来设置 CM。但50 Ω 端接和 FGPA 输入端接可实现双端接、从而切断输出信号振幅。 可能需要调整 TMDS181输出摆幅以补偿-->我们电路 TMDS181 TMDS 49.9OHM 上拉3.3V-->交流电容-->输入 FPGA MGT 组。
• 在 TMDS181与 FPGA 之间、有一 个使用交流电容隔离直流的特性、我们认为不会有"创建双端接"的条件。 谢谢^^

您好、Vishesh ：

• 对于 DP159和 TMDS181、如果过多的4.7uF、请保留一个、然后将 REST 替换为0.1uF --> 会将某些4.7uF 修改为0.1uF。 非常感谢^^

嘿、Wesley、

在 TMDS181上，DDC_SDA/SCL 上的40.2k 上拉超出 HDMI 规范，需要使用47k +/-10%-->我们参考 Xilinx EVB 设置为40.2K 欧姆

根据 HDMI 规范、您需要在 DDC 线路上连接一个47k 欧姆的电阻器：

我们无法看到 Xilinx 在内部这些引脚上的作用、因此请咨询它们、确认它们的参考设计符合规格。  

• 在 TMDS181与 FPGA 之间、有一 个使用交流电容隔离直流的特性、我们认为不会有"创建双端接"的条件。 谢谢^^

[/报价]

您仍需要对 FPGA 和输出之间的终端进行数学计算以减少反射。 可能需要根据 FPGA 的内部终端进行调优

FPGA 输入需要交流耦合、但 TMDS181输出需要3.3V 共模电压、因此使用外部50 Ω 端接来设置 CM。但50 Ω 端接和 FGPA 输入端接产生双端接、从而切断输出信号振幅。 可能需要调整 TMDS181输出摆幅以补偿-->我们电路 TMDS181 TMDS 49.9OHM 上拉3.3V-->交流电容-->输入 FPGA MGT 组。

本文指的是上面的图1：

如果可能、最好使用直流耦合 HDMI 信号来简化 系统并减少 BOM 所需的电容器数量。

您好、Vishesh ：

下面是 Xilinx Demo EVB
我们已经进入了其他项目验证。 谢谢！

我们的 FPGA 团队有以下回应：