[参考译文] SN65DP159：N 通道输出无法正常工作

嗨、Richard、

Im 现在来看一下、我会尽快回复您。

您能否确认输入信号是差分信号而不是单端信号？ 此外、请发送您用于此器件的 I2C 配置。

尊敬的 Vishesh：

我是这个项目的设计师。  是的、输入信号是差分信号。  我们目前使用 Intel/Altera 参考设计作为 HDMI 源、因此我们会诊断该问题。  我已经为输入设置了范围、并且它们看起来很好。  N 输出桥臂基本上卡在0。   

我的设计使用参考设计… 这和我过去审阅的两个演示设计完全一样。  我的 FPGA 具有计时结束功能、我可以探测进入重定时芯片的差向信号、它们看起来很好。  VCC、VDD、GND 全部正常。  

 其他信息：

差分输出的 P 侧在3.0V 直流顶部看起来具有300mV 左右的精细信号。 出于某种原因、输出的 N 侧无法正常工作(在所有4个差分对上)。  N 侧大约为0V、信号电压为150mV、该信号看起来与其 P 对应方同相。  

此外、芯片处于 I2C 模式并使用默认设置。  159似乎能够正确侦听 EDID 数据并设置比特率等。  我已经在寄存器0x09、0x0A、0x0B 中尝试了许多不同的设置... 而不成功。   

感谢您对此的关注。   

Mike (mike@chipcraft.com)

迈克

在探测输出引脚时、您是直接在 DP159输出引脚还是在其他地方进行探测？

谢谢

大卫

在输入上：直接在 DP159上(交流耦合电容器的 DP159侧)。  

在输出上：探测 DLW21SN900HQ2L 的 DP159侧和 HDMI 分线板上。  

谢谢。

迈克

我的大脑在这方面已经足够了... 我的另一个想法可能是闩锁。  但是、规格表明没有真正的电源时序要求... DP159不会实现"闩锁效应"。   

迈克

在 DP159 OE 引脚上、您是否有0.22uF 下拉电容器？  

在输出时钟通道上、您是否可以将  DLW21SN900HQ2L 替换为0欧姆电阻器并查看负通道上是否有任何内容？

谢谢

大卫

我没有下拉电容器。  从 FPGA 驱动 OE 引脚。  将 OE 初始化为低电平。  然后、在 FPGA PLL 锁定后、我将 OE 保持为低电平200us。 然后、我将 OE 置为有效。   

迈克

在输出时钟通道上、您是否可以将  DLW21SN900HQ2L 替换为0欧姆电阻器并查看负通道上是否有任何内容？ 如果您仍然看到此问题、是否在多个板上看到此问题？

谢谢

大卫

我们都在思考... 正考虑分流 共 模扼流圈。  我还在考虑在下拉电容器中进行跟踪、tri 指出 OE 线迹... 这是唯一与规格参考设计不同的两个因素。    

所有电路板都受影响。

迈克

我同意您的做法。 如果可以对用于驱动 OE 引脚并在其上具有下拉电容器的 FPGA I/O 引脚进行 tri 状态、则会产生被动复位电路、我们可以看看它是否解决了此问题。  

如果您仍然看到0欧姆电阻器而非扼流圈的问题、那么我还需要仔细检查 DP159散热焊盘焊接连接。 原理图确实显示散热焊盘连接到电路板接地端、数据表要求散热焊盘上的焊料覆盖率至少为75%。

该问题是否会在多个解决方案中发生？

谢谢

大卫

是的、它与分辨率无关。  我将首先尝试被动复位电路。   

再次感谢、

迈克

会的。  祝您好运、今天我将提供一些反馈。   

被动复位电路没有任何影响。  对电路板进行返工以移除扼流圈并分流扼流圈。