团队、您好!
目前、光学模块 ONU 直接连接到 FPGA 的 SerDes 接口、
但光学敏感度只能测量到-31.5dBm (不合格)、需要达到-33dBm。
我想使用 DS125DF111SQ、但我不知道我是否可以使用它、我应该注意什么?
FPGA 型号: MPF100T-FCG484E,实际上 FPGA 无法捕捉到10E-3的误差,系统需要被重定时器芯片整形。
谢谢!
您好!
您可以试用 DS125DF111、 它配有 CTLE 和 DFE、以帮助处理可能受损的信号。 话虽如此、如果不更好地理解电气信号、就很难评价它的有效性。 DS125DF111通常可与常见高速 SERDES 信号电平完美配合、如以太网中实现的信号电平。
我们拥有 IBIS-AMI 模型、可以使用它帮助您提高器件选择的信心。
关于1:2中继器型器件、我们提供了此功能的转接驱动器和重定时器。 对于转接驱动器、适合使用 DS100MB203等器件。 我们没有10G 重定时器(DS125DF1610除外)、但 我们的25G 重定时器(例如 DS250DF230)可配置为支持1:2扇出。 我们的25G 重定时器还支持10G 数据速率、但在10G 速率下无法提供与我们的10G 重定时器器件一样多的 CTLE 升压。
谢谢。
德鲁
米勒、您好!
(一)附件是关于本公司芯片应用的原理图和 PCB 板,请协助查验;
(2)另外、我们的应用如下图(规格44页)所示;
(3)速率将在10.315Gb/s (10GEPON)和9.95328Gb/s (XGS-PON)之间切换、如果没有经验参数、不论芯片是否可以自适应;
(4)此外、我们需要在调试过程中检查眼图、可以使用附件中的 USB2ANY 吗?
谢谢。
您好!
感谢您共享范围数据。 这是单端信号是否正确? 如果是、您的差分信号振幅似乎约为260mVppd。
通常、重定时器内部眼图监视器记录的内眼图为200mVppd 和0.4UI。 眼图监视器在重定时器的 CTLE 和 DFE 阶段之后进行眼图测量。 这似乎为达到重定时器的内部眼图目标提供了很小的裕度。 如果信号振幅是唯一的信号损失、则可将重定时器 CTLE 级配置为限幅放大器、因此这可能有助于减小振幅。
话虽如此、是否可以使用我们的其中一款 DS125DF111EVM 进行测试? 这有助于在设计带有重定时器的电路板之前、更好地了解该应用中的重定时器性能。
谢谢。
德鲁
您好!
请查看随附的原理图审阅信息。
e2e.ti.com/.../1715.Schematic-Review-Helper.pdf
谢谢。
德鲁