[参考译文] TCAN4551-Q1：设置了保留位的 Rx FIFO 0状态报告

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1345529/tcan4551-q1-rx-fifo-0-status-reports-with-reserve-bits-set

器件型号：TCAN4551-Q1

您好！

我看到在运行一段时间后、Rx FIFO0状态寄存器显示 RX FIFO0 FULL 状态。

为了查看具体情况、我开始每1秒读取一次 FIFO0状态寄存器、然后发现就在设置 FIFO0 FULL 状态之前、状态寄存器读取显示为0x88000000。从数据表中看、这些是保留位。此外、一旦显示该值、连续读取 FIFO0状态会显示填充索引在未生成水线中断的情况下不断增加、最终以 FIFO0满状态结束、但已设置。

现在添加一些背景信息、我将在测试模式下使用 tcan4551、通过 TXD 和 RXD 连接连接的外部收发器。我还有一些滤波器、已启用 xid 滤波器。不使用 sid 过滤器，因此我将 SIDNumElements 设置为0。
在我点击这个案例、然后整个通信停止之前、一切似乎都按预期工作。

对这些位是什么以及它们为什么被设置有任何指针？对调试还有什么其他想法吗？

谢谢！
GT

3 个月前

0 admin 3 个月前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

GT、

我们的专家已分配此主题、正在为您进行检查。请在下一个星期一之前给我们回复。

此致、

埃里克·哈克特

0 admin 3 个月前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、GT：

很抱歉您遇到了这个问题。我想在此提供更多信息、以帮助推荐可能的解决方案。

您能否分享滤波器配置(SFEC)的设置方式、特别是为了确认滤波器配置为将新消息放入 MCU 检查的正确 FIFO 中。
请确认已分配给 FIFO 0的完整存储器的 MRAM 配置帐户、并且 RAM 中其他元素的后续起始地址在已满时不与 FIFO 的所需分配重叠。
确保 MCU 正确应答从 FIFO 读取的数据、以便存储器被清空以便使用。

对于此处明显无效的状态寄存器读取值、我要确认该系统的 SPI 工作正常。您指出其他功能在测试过程中正常工作、因此毫无疑问、MCU 和控制器之间正在正确处理信息。但我想在逻辑分析仪或示波器上检查此读数、以查看 MOSI 将什么驱动到器件并确认 MISO 上的器件响应。是否有可能捕获此交易？

此致、
埃里克·肖特

0 admin 3 个月前

TI__Guru**** 1139930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

在进行更多调试之后、我发现在 FIFO 开始填满之前出现了一个 SPI 错误。我修复了 SPI 错误、现在东西看起来很稳定。感谢您的答复。此问题现已解决。

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] TCAN4551-Q1：设置了保留位的 Rx FIFO 0状态报告