This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI85:SN65DSI85参考时钟

Guru**** 2382480 points
Other Parts Discussed in Thread: SN65DSI85-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1356187/sn65dsi85-sn65dsi85-ref-clk

器件型号:SN65DSI85

团队成员

我在使用 SN65DSI85-Q1时遇到问题、我无法锁定 mipi clk。 mipi clk 的值约为150MHz、我可以使用示波器测量频率、但无法锁定 PLL。 在我将 FF 写入寄存器后、E5寄存器中的位0始终为1。 均衡(寄存器0x11)无帮助。 我使用了 DSI 调谐器并阅读了数据表来创建初始化序列。  

即使是读取测试模式、也可以使用 mipi clk、但我无法使用它读取实际的输入数据。

当我使用 REFCLK X 2时(我使用评估板、X 2 = 54MHz)、我可以在 FPGA 中获取数据、但在本例中、27MHz 时钟略高于实际像素时钟、即大约为 LVDS/3 150MHz = 50MHz。 我想了解本例中发生的情况:我是获得一些填充(例如空白像素)还是其他的东西? 我可以在该模式下工作吗? 会对画面产生什么影响?

此致

丹尼

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、Dany、

    只是想确认 By test 图案您是指内部色条图案吗? 如果您能够使色条显示、但无法获得数据、这很可能是计时问题的成因。 您能向我发送 DSI85的面板规格以及什么寄存器配置吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Vishesh

    是的、测试图形是内部色条图形。  

    谢谢、我将附加一个 I2C aardvark 文件。  e2e.ti.com/.../aardvark.xml 

    该文件采用源自 mipi 源的 LVDS 时钟。  

    我无法在 FPGA 中获取数据、E5寄存器中的位0始终为1

    一旦我将0x0A 更改为2、并将0x0B 更改为0x10、我使用 REFCLK、数据开始到达

    此致

    丹尼  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、Dany、

    分享太阳能板规格。 我想验证时序。 参考时钟能工作、DSI 时钟不能工作是很奇怪的。 LVDS 时钟和 DSI 时钟时序之间似乎存在不匹配

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Vishesh

    它不是一个面板、而是一个我们的产品、只有720p 流。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您的产品是否有时序规格? 信号通过标准是什么。 DSI85需要使用 DSI 调谐器工具为 DSI 输入和 LVDS 输出输入时序参数。 Im 希望验证这些时序、它可能是 PLL 下降的原因。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Vishesh

    感谢您的回复

    我已经使用 DSI 调谐器和我自己计算了一个参数。 在这两种情况下、DSI CLK 都应在150MHz 周围、而 LVDS/像素时钟在50 MHz 周围。 行像素为1024、行像素为720、刷新率为60 Hz。 MIPI 4通道以及一个 LVDS 输入(仅 A 输入)、24位 RGB。

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、Dany、

    请尝试使用我生成的这些计时 CSR。 我在有效像素周围添加了.33的填充、因为这是面板的典型情况。 此器件设计为与面板配合使用、因此可能与该问题有关。 请尝试使用该 CSR 文件进行设置并查看是否能正常工作。

    e2e.ti.com/.../CSR_5F00_DANY.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Vishesh

    我仍然无法锁定 PLL、可能是由于布局问题、但我开始在 FPGA 中获取数据。

    您能用两个字解释一下添加这种填充的寄存器值是多少? 我无法从数据表中了解这一点。

    此致

    丹尼