[参考译文] DP83848K：sq/NOPB

尊敬的 Jiong：

我将与团队进行讨论、并在明天提供回应。

--

此致、

林希尔曼

尊敬的 Jiong：

如果可能、我们能否检查您看到此场景的测试条件。

• 您在什么温度下看到此行为？ 室温？
• 我可以索要 LED 引脚周围和 RJ45连接器内部的 LED 结构原理图吗？
• 如果可能、您是否还可以在搭接或上电阶段探测 LED1电压电平。 我们希望确保自举电压电平满足数据表规格。

--

此致、

林希尔曼

1、室温25℃

2，如下：

3，搭接或加电相位期间的 LED1电压电平为1.8V，然而、略低于1.8V 和类似1.75V 可能会引起问题。

尊敬的 Jiong：

我想请问您 PHY 的 VDDIO 电平是多少？ 是3.3V 吗？  

如果是、则 LED 引脚上的电压自举电压低于规格值。 该 PHY 的 VIH 应为2V 左右。

如果可能、您能否确保捆绑阶段的电压为2V、以确保 PHY 设置到正确的阶段？

--

此致、

林希尔曼

尊敬的 Joing：

如果可能、当客户发现此问题时、您能否在0x0000到0x001F 上提供寄存器转储？

我们希望确保在此阶段正确设置 PHY？

--

谢谢！

林希尔曼

尊敬的 Hillman：

1，寄存器配置如下：

2 μ s，IO 引脚的电平是否可以通过底层驱动阈值来更改、例如2V 到1.5V？？？

e2e.ti.com/.../dp83848_C45B585B68564D916E7F_.txt

尊敬的 Jiong：

感谢您分享这些信息。

底层驱动器阈值可能会影响 LED 驱动器的 IO 引脚级。

--

此致、

林希尔曼

尊敬的 Hillman：

1 μ s，能否通过修改底层驱动来降低判断水平、从而降低 LED 引脚2V 输入电压的阈值？ 例如、如果电压可以降低到1.5V、则被视为高电平、我们是否会通过 FAE 通知？
2，还存在一个问题、即 LED 的状态是否按照复位引脚确定、而不仅仅是在其上电时确定。

尊敬的 Jiong：

我还想确认一件事。

从原理图中能否看到 LED 在原理图上连接到了何处？ 它是否连接到某种负载或 SoC？

我与团队核实、LED 电压的输出电压不应该改变。 如果 LED 连接到其他一些 GPIO、则可能会改变 LED 的极性。 我们要在原理图上进行检查。

--

此致、

林希尔曼