• State Resolved
  • Locked Locked
  • Replies 18 replies
  • Subscribers 0 subscribers
  • Views 137 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI83：外部 REFCLK 无图像、测试图形正常、DSI 时钟正常

admin
Guru**** 1568615 points
Other Parts Discussed in Thread: SN65DSI83
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1350261/sn65dsi83-no-picture-with-external-refclk-test-pattern-okay-dsi-clock-okay

器件型号：SN65DSI83

我们使用 sn65dsi83芯片从双通道 MIPI 转换为 LVDS。

显示面板需要66至70 MHz 范围内的像素时钟。

DSI 只能以83.33 (=500/6)或62.5 (=500/8) MHz 像素时钟输出、这两种时钟都超出规格。

当我们使用 DSI 时钟作为时钟输入时、显示屏工作、图片正常。 尽管像素时钟超出了规格。

REFCLK 输入上有一个33.33 MHz 时钟。 当我们将其乘以2倍时、没有合理的画面。 屏幕左侧有一些模糊的输出、但大部分屏幕都是模糊的黑色。

如果我将寄存器3c 中的位4设置为输出测试图形、则显示输出正常。 因此 REFCLK 可以。 DSI 输出正常。 芯片将无法正常工作。

水平分辨率为1024像素、在给定频率下、LVDS 接口每行输出1388像素。

为了使水平时序相等、我将 DSI 输出设置为83.333 MHz、并每行输出1735个像素(1024个有效)、因为(83.33/66.66)* 1388 = 1735

这将允许 sn65dsi83按照要求输出视频、但它不能。

当我通过 I2C 读回这些寄存器时、这些寄存器的内容如下(匹配工具推荐的内容)：

00：35
01：38
02：49
03：53
04：44
05：20
06：20
07：20
08: 01.
09：01
0A: 84.
0b：01
0d：01
10：36
11：00
12：64
18: 78
19：05
1A：03
1b：00
20：00
21：04
24：58
25：02
28：21
29：00
2C：2C
2D：00
30：11
31：00
第34章:我是你的
36：17
第38章:我是你的
3A：A0
3c：00
E0：00
E1：00
E5：80

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您能分享一下 LVDS 面板规格吗？  

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我不允许共享文档。

    对于66.66 MHz、该面板的时序计算如下：

    时钟频率=<66660000>；
    hactive =<1024>；
    vactive =<600>；
    HSYNC-LEN =<44>；
    前沿=<160>；
    后沿=<160>；
    vfront porch=<160>；
    vback-porch =<23>；
    vsync-len =<17>；
    HSYNC-ACTIVE =<0>；/*低电平有效*/
    VSYNC-ACTIVE =<0>；
    停用=<1>；/*高电平有效*/
    我知道对于这一特定面板、有 DSI 输出范围内的解决方案、即使低至50MHz、但我对任何使用 DSI 时钟的解决方案都不感兴趣。

    我正在使用此面板来实现83.33 -> 66.66时钟转换、以便在"已知良好"的系统上工作。

    实际目标是让另一个具有更高分辨率的面板工作、因此62.5 MHz 以下没有解决方案。

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我忘了问最重要的问题： 我们甚至想要的是可能的吗？

    当 DSI 时钟和 REFCLK 不相关时、我们是否可以获得正确的视频输出？

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    LVDS_CLK = Htotal x Vtotal x 帧速率=(1024+44+160+160)*(600+160+23+17)* 66.66 = 74.019264MHz

    因此、DSI_CLK = LVDS_CLK x bpp / 2 * DSI 通道。 假设 bpp = 24、并且 DSI 通道= 4、DSI_CLK = 222MHz、它仍处于40 -500MHz DSI 时钟范围内、因此 DSI83可以支持该特定分辨率。

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    因此可以这样使用 DSI83 -使用异步 DSI 和 REFCLK？

    那么为什么它不起作用呢？

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您能否测量 DSI 输入和 LVDS 输出上的线时间？ 输入和输出之间的线时间必须匹配。  LVDS 输出端的线时间是水平像素总量除以 LVDS 时钟频率。

    下面是一个示波器波形示例

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    很显然,我之前的回复丢失了。

    这里的问题是、DSI 无法产生"自由"频率。 它只能进行有限的一组频率。 由于有两个数据通道、因此 DSI 必须在444MHz 以上运行、唯一的解决方案是500 MHz (因此、500/6= 83.33 MHz 像素时钟)

    我们需要使用33.33 MHz REFCLK 来具有66.66 MHz 像素时钟。 因此、DSI 可提供1735像素、LVDS 应在相同的时间范围内输出1388。

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我将尝试实际操作设备、可能需要一些时间、因为 DSI 通道不在可访问的 PCB 层上。 请耐心等待。

    DSI 在83.33 MHz 处输出1735像素、因此线时间为1735/83.33 = 20.820微秒。

    LVDS 应在66.66 MHz 处输出1388像素、因此线时间为1388/66.66 = 20.822微秒。

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    对于在 DSI 侧传输1735像素、实际的有效水平像素是什么？

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    有效像素为1024

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mike

    只要满足线时间、LVDS 侧的消隐参数就不需要完全匹配 DSI 侧的消隐参数。 但是、有效像素始终需要匹配。 在本例中、有效的1024像素确实匹配。 让我们看看 DSI 输入和 LVDS 输出上的示波器测量、以确保线时间也匹配。

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    sn65dsi83中线路缓冲区的实际大小是多少？ 在数据表中的任何位置都找不到该值。

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mike

    线路缓冲区在一个激活的线路附近、因此保持线路时间不变以避免缓冲区溢出或欠运转、这一点很重要。

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    那么线路缓冲器可以容纳超过1k 像素呢？

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mike

    是的、会的。

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mike

    由于不活动、我将关闭该 e2e 主题帖、如果您有更新、请回复此 e2e 主题帖。

    谢谢

    David

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们放弃了使用外部时钟、只是在超出规格的情况下运行显示器。

    对于将来的用户来说、最好在数据表中添加一些说明或创建应用手册、以详细说明如何使用外部时钟。

  • 0
    TI__Guru**** 1568615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mike

    感谢更新、对于外部时钟频率计算、本应用手册 https://www.ti.com/lit/an/slla332b/slla332b.pdf 的第3部分将介绍相关内容。

    David