This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83TC813S-Q1:询问延迟时间

Guru**** 1624225 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1376303/dp83tc813s-q1-ask-about-the-delay-time

器件型号:DP83TC813S-Q1
主题中讨论的其他器件:TDA2

工具与软件:

尊敬的 PHY 团队:

祝您度过美好的一天! 我的客户遇到一个问题、请帮我回复:

硬件背景:使用 SOC:TDA2S +PHY 芯片:DP83TC813S;

软件配置:SoC 侧 RGMII 接口(RX 和 TX 配置为对齐模式)、PHY:DP83TC813S (RX 配置为延迟模式、TX 配置为对齐模式);
问题:当计算机连接到光传输时、帧会丢失。
解决方法:通过修改 PHY 端的602寄存器位0 = 1来解决、如下所示:

他们有两个问题:

问题1:请帮助提供可与 PHY 侧(延迟)模式匹配的 SOC 侧(TDA2S)对齐模式的时序图;
问题2:在手动模式中、SOC 端默认为延迟模式、这取决于 SOC 是否为延迟模式、PHY 必须为对齐模式。 时序如下所示:

此致、

插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jack:

    问题1:请帮助提供 SOC 侧(TDA2S)对齐模式的时序图、该模式可与 phy-side (delay)模式匹配;

    有关与 TDA2S 相关的问题、请联系处理器团队。

    问题2:SOC 端默认为手动模式下的延迟模式、这取决于 SOC 是否为延迟模式、PHY 必须为对齐模式。 时间如下:

    如果您问为什么对延迟进行编程适用于您的设置、RGMII 延迟也会受到布局的影响。 通常在电路板启动期间必须进行这种类型的调整、因此应该没有风险。  

    此致、

    Melissa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Melissa:

    以下是目前的 RGMII TX 时序配置、适用于其当前设计  

    • 在 TDA2数据表中、显示 RGMII TX 信号内部延迟始终启用(无法设置为对齐模式)
    • 根据理论、他们之前将813 TX 设置为对齐模式、但显示了数据包丢失问题
    • 现在813 TX 设置为延迟模式、0x602[0]= 1、无数据包丢失问题、它运行良好

    客户问题如下:

    • SoC TX 延迟+ PHY TX 延迟=>可能会导致 PHY 接收在不同范围内的总 TX 延迟
    • Tset_up/Thold 的 PHY TX 延迟模式要求是什么、需要提供时序图和参数要求
    • 他们需要我们为他们提供这些参数、然后向 OEM 创建报告、确保当前 设置可靠。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andy、您好!

    什么是 Tset_up/Thold 的 PHY TX 延迟模式要求、需要提供时序图和参数要求

    这可以在数据表的第7.6节和第7.7节中找到。

    这是时序要求、第7.7节中展示了相应的图表。 对于 PHY RGMII 输入、最低要求为1ns。

    SOC TX 延迟+ PHY TX 延迟=>可能会导致 PHY 接收范围内的总 TX 延迟
    • 他们需要我们为他们提供这些参数、然后向 OEM 创建报告、确保当前 设置可靠。
    [报价]

    1.在100Mbps 时、RGMII 有一个 25 MHz 时钟信号(40ns 周期)。

    在 PHY 中对移位模式进行编程时、它会增加 2ns 的延迟(仅为40ns 的一小部分)。

    您可以检查 TDA2的 RGMII 延迟吗? 如果也约为2ns、则总延迟为4ns。 时钟信号为40ns 时、仍然有足够的裕量。

    2.由于布局是一个因素,我们不知道确切的延迟,直到我们可以测量他们的设计。  

    如果他们可以获取在 CLK 和数据的上升沿触发的 RGMII 信号(放大为~4ns/div)的示波器屏幕截图、我们应该能够向 OEM 证明仍有很大的余量。

    此致、

    Melissa