This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1380448/dp83822i-do-i-need-any-pull-down-resistors-on-control-data-lines
工具与软件：
您好！ 我想将 DP83822I 用作 Xilinx Zynq FPGA 的以太网收发器。 我在 BP83822的原理图上n`t 没有任何下拉电阻器。 我是否需要在 TX_CLK、 TX_EN / TX_CTRL、TX_D[0..4]、RX_CLK、RX_EN / RX_CTRL、RX_D[0..4]上添加任意一个？
谢谢！
您好！
您想 PD 为 DP83822使用 PU/DP83822电阻器的目的是什么？ 是用于正常功能还是 Strap 配置？ 您指的是哪个原理图？
此致、
Gerome.
我在数据表中看到他们有内部上拉/下拉、但我不确定这是否足够！ 我摆了一些原理图,但我不确定它们是否正确。
如果您尚未这么做、我们确实有一些使用 DP83822 (例如 DP83822 EVM、DP83TD510EVM)的设计、这些设计在示例原理图中提供了 PHY。
