[参考译文] DS125BR401：DS125BR401这颗料应用在PCIE3.0总线上、想问下怎么配置 μ

尊敬的 Joseph：

您应按如下方式设计原理图。

• INA_n+/-、INB_n+/-：将外部交流耦合电容器添加到所有高速输入。
• OUTA_n+/-、OUTB_n+/-：向所有高速输出添加外部交流耦合电容器。
• ENSMB：将1k 接至 GND 以选择引脚模式。
• EQAn、EQBn：配置为根据数据表表2中所示的电平应用 EQ 增强。 可能需要进行一些调优才能找到更优 EQ 设置。
• DEMAN、DEMBn：将1k 连接到所有去加重引脚的 GND。 使用自动速率选择时、去加重功能不可用。
• 模式：保持悬空以进行自动速率选择。
• sd_th：根据数据表表表5所示的电平配置信号检测阈值电平。 可能需要进行一些调优才能找到更优的信号检测阈值设置。
• RXDET：保持悬空。
• LPBK：保持悬空以实现正常运行。
• VDD_SEL：选择是使用2.5V 还是3.3V 为器件供电。
• PWDN：连接至 GND、用于正常运行。
• ALL_DONE：保持悬空。 在引脚模式下、该引脚将没有输出。
• VIN/VIN/ VDD：请遵循数据表的电源建议部分、以查看建议的电源和去耦网络。

如果您有兴趣、我可以在您完成设计后查看您的原理图。

此致！

卢卡斯