This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
高、在数据表时间图中、VDD 上电前存在 XI 25 MHz 时钟信号。 是否可能有以下上电时序:
VDDIO 3.3V
2. VDDOSC 1.8V—启动所连接的25 MHz 振荡器
25 MHz 时钟有多少个周期?
3. VDDA2P5+VDDA1P8+VDDA1P0
或者还需要在 VDDIO (3.3V)上电之前存在时钟?
谢谢。
嗨、Michal、
时钟应出现在电源轨开始斜升时或之前。 否则、PHY 的状态机不能继续执行加电序列。
这对您的设计来说是否可行?
谢谢!
Evan
尊敬的 Evan:
谢谢。 因此、这意味着、当 PHY 保持在复位状态时、3.3V VDDIO 也处于开启状态、之后、不可能再(在几毫秒内)激活时钟信号? 因此在我们的设计中、需要在 VDDIO 延迟的情况下启用额外的开关。
嗨、Michal、
正确、在电源轨开始斜升之前时钟必须可用。
如果时钟不可用、建议将 RESET_N 保持在低电平、并在时钟稳定后100us 释放它。
谢谢!
Evan