请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83825I 工具与软件：
您好！
客户询问了 DP83825I 的复位功能。 如果您能给我一些建议、我将不胜感激。
[症状]
如果主机(MAC)侧的 CPU 复位并且 CLK 停止、则 PHY 会复位并重新启动。
①时序如下面的波形 Δ t 所示、重复重新启动将导致器件无法正确链接。
频率因具体器件而异、但在某些情况下、建立链路是成功的、而在其他情况下则不然。 
在 CLK 输入之前、RESET 输入。
复位宽度为1ms、大于指定的0.025ms、因此没有问题。
复位→MDC 时序为8ms、大于指定的2ms、因此没有问题。
*CLK:XI/RST_N, 50MHz 复位:RST_N
[问题]
如波形①中所示、如果在 RESET = L 为输入时 CLK 未处于输入状态、IC 是否可能不会正常启动并且链路建立会因其规格而失败？
・波形②所示的复位输入过程是否正确？
※波形②似乎得到了改善、但在某些情况下、可以使用波形①建立链路。
如有设计基础、将不胜感激、请进行确认。
OS 驱动器已得到改进、以匹配下面波形②的时序。
截至8月22日、链路正常工作、症状似乎有所改善。 
输入的顺序为 CLK→RESET→MDC。
复位宽度为1ms、大于指定的0.025ms、因此没有问题。
复位→MDC 时序为8ms、大于指定的2ms、因此没有问题。
*CLK:XI/RST_N, 50MHz 复位:RST_N
此致、
Hiroshi
