[参考译文] DP83848K：RMII 模式下复位与时钟间的关系

尊敬的 Inge：

Unknown 说：

50 MHz 必须在 RESET_N 低电平期间运行？

是的、在复位和电源序列期间需要 X1时钟输入、以确保 PHY 正确初始化。

i.mx93 50M 时钟输出是如何与 RESET_N 信号连接的？ 能否在固件侧更改时序、以便在 PHY RESET_N 处于低电平期间时钟可用？

谢谢！

Evan

感谢您的快速响应。 50 MHz RMII 时钟未连接到 PHY 的 RESET_N。

在我们的原型板上、全局加电 RESET_N 会同时复位 i.mx93 CPU 和 DP83848。 当 RESET_N 被否定时、i.mx93开始设置 RMII 和50 MHz RMII 时钟输出。  

如前所述、此 RESET_N 序列在我们的原型板上确实起作用。 PHY 开始正确运行。

无论如何、在下一版本的电路板上、我们将使用来自 i.mx93的单独 GPIO 来控制 DP83848的 RESET_N 输入。

此致

指示

尊敬的 Inge：

感谢您的澄清。

您能否共享当前工作中 RESET_N 序列的捕获数据？

我想确认 PHY 侧 RESET_N 斜坡和 XI 之间的延迟。

此致、

Evan