[参考译文] DS250DF810：DS250DF810 VOD 处于原始模式

你好、Drew。

我的主要问题可能很愚蠢、但我没有发现 RAW 模式的任何特征输出通道(VOD)：TX-VOP 值是否是 RAW 模式下的常量？ 现在我看到的是、当将输入端的至少电压摆幅从600mV 更改为1000mV 时、我看不到输出端的电压摆幅变化。 所以、输出上的 VOD 似乎是原始模式下的常数、或者 它肯定是输入的功能、而且我没有正确配置原始模式？

此致、

Maksim

尊敬的 Maksim：

您的主要问题并非愚蠢；感谢您澄清您的问题并分享您的观察结果。  由于 DS250DF810处于原始模式下有一个限制级、因此我们预计输入摆幅不会对输出摆幅产生影响、因为输出摆幅将被"限制"至最大值。  换言之、原始模式是非线性信号链。

DS250DF810没有 直接控制原始模式 VOD 的设置。  请查看我们的25G 重定时器编程指南(SNLU182)、这里有一节介绍调整原始 VOD 摆幅、但重点介绍了 DS250DF230。  DS250DF810没有 DS250DF230上的 raW_TX_swing 控制位(ch_reg_0x0D[0])。

您可以尝试调整 RPH 寄存器(ch_reg_0x1A[7：6])。  默认值为1。  RPH 寄存器影响整个器件的偏置电流。  您可以尝试将其设置为2或3、然后查看这是否会增加原始摆幅。  请注意、这预计会增加器件功耗。

谢谢！

Drew

您好、Dreq。

谢谢你。 我曾尝试使用 RPH 寄存器(ch_reg_0x1A[7：6])、可能会略微更改 VOD。 但这不是我们想要的。 看来这个芯片并不适合我们、因为我们当时是想用它来兼容 Display Port 2.1、采购自 FPGA。

因此、更直接的问题：

1. 您是否能够确认 VOD 在原始模式下是恒定的、并且它不依赖于输入信号(如果检测到输入信号)？
2. DS250DF810是否支持 Display Port 2.1频率(1.62、2.7、5.4、8.1、10、 13.5、20)是否显示在重定时器模式下？

     根据数据表的表5、数据不是5.4除外、但我只是想以防万一。

3. 我已尝试使用 UG 7.7.1章节中的步骤将 CDR 锁定为5.4Gbit、但运气不好。 我该怎么做？ 对我来说、5.4只是芯片应支持的比特率。
4. 可能无法与当前的芯片连接。 对于兼容 DP 2.1的替换候选芯片、您建议使用哪种芯片。 重定时器是可取的,但 redirriver 也是好的。

此致、

Maksim

您好、Maksim

由于美国劳动节假期、您的问题可能会延迟回复。 我们 将在明天( 9月3日)返回时了解您的问题。 对于等待和可能造成的任何不便、我们深表歉意。

谢谢！

David

您好！

谢谢你。 我可以将 CDR 锁定为5.4 Gbit(div=4, 4*5.4Gbits)、2.7 (div=8, 8*2.7Gbits)甚至是1.62(div=16, 16*1.62Gbits)。 但发生8.1G、10G、13.5G、20G 的可能性不大、因为我理解、使用任何受支持的分频器(1、2、4、8、16)时、这些频率不适合20.2752 - 25.8范围。 或者、可能有没有文档记载的定义 div=3的可能性、不是吗？ 是否还有更改 CAL_CLK 发生器的可能？ 正如我从数据表中了解到的、它必须仅是25MHz、但这是完全不可能的、还是会损坏某些特性？

抱歉、问的问题、尽管我们应该使用另一个芯片这很容易理解、但我希望通过 DS250DF810实现最大值、可能是信号衰减。 不管怎样、它都会对我们有所帮助。

关于直流耦合要求：从规格来看、必须有交流耦合、是的、220pF 同样适用于规格

请将 TPD2004链接发送给您。 您刚才已经确认我想查看此芯片、而且我们已经订购了 EVM。

此致、

Maksim