[参考译文] DS90UH948-Q1：中继器模式下的 LVDS 扇出

您好、Logan：  

感谢您的答复

为了澄清一点我的问题和您的观点：

-目标应用正在扇出到多个发送器,即-远程显示器

-我们的目标是双 OLDI 输出和双 FPD Link 输入和输出端口

-说实话,我认为 OLDI 数据通道运行频率比时钟通道快7倍。 有了96 MHz 时钟、我们将在数据通道上获得672 MHz。 通过 在双链路中获取最大196 MHz Open LDI 时钟频率、我们将在数据通道上获得1372 MHz。 请多多指教




-因为数据表指出:"除了提供视频数据外,LVDS 接口还会传送控制信息和封包化音频数据"。 我们想知道948是否以某种方式与下游947器件通信？ 并且插入的扇出缓冲器会 破坏此通信？

此致、Aleksandr

尊敬的 Aleksandr：  

为了避免误解、可以提供您希望实现的目标的方框图吗？ 您是否打算扇出到其他 Sers 以将 FPD-Link 重新传输到另一个模块或发送到 OLDI 接收器(显示等)？

[报价 userid="549933" url="~/support/interface-group/interface/f/interface-forum/1425183/ds90uh948-q1-lvds-fan-out-in-repeater-mode/5464441 #546441"]-说实话、我认为 OLDI 数据通道运行频率比时钟通道快7倍。 有了96 MHz 时钟、我们将在数据通道上获得672 MHz。 通过 在双链路中获取最大196 MHz Open LDI 时钟频率、我们将在数据通道上获得1372 MHz。 请更正我的错误

PCLK 频率是 OLDI 数据频率的1/3.5。

此致、  

Logan

您好、Logan：

您打算扇出给其他用户以将 FPD-Link 重新传输至另一模块或发送至 OLDI 接收器(如显示器)吗？

我们打算扇出到其他 Ser

下面是我们目前的方框图、LVDS 通道简单连接在一起：


当我们插入 LVDS 扇出缓冲器来拆分 LVDS 通道时、我们预计将实现：


名为"LVDS Display"的块位于此器件之外。 他们所展示的,所以在更高层次上会更清楚

此致、Aleksandr

尊敬的 Aleksandr：  

感谢澄清-现在更加清楚。  

第一个示意图应该是可以的、前提是 SI 正常并且 OLDI CLK 上的输入抖动满足最终的3个 SE 的输入要求。  

我对于第二种方法的担忧是、当通过这些扇出缓冲器传递 CLK/数据时、可能会违反947个 CLK/数据输入的偏斜/抖动要求。 虽然这会使扇出/端接更加直接、但需要非常仔细的考虑和检查以进行验证。  

此致、  

Logan

您好、Logan：  

感谢您的回答。

您能否说明947的 OLDI CLK/Data 通道允许的偏斜是多少？ 在数据表中没有找到此信息  

此致、Aleksandr

尊敬的 Aleksandr：  

请查看附件。  

此致、  

Logane2e.ti.com/.../7268.947-Jitter-and-Skew-Measurements.xlsx

您好、Logan：  

感谢您计算抖动和偏斜以及提供测量说明。 尝试在我们的系统中检查它  

此致、Aleksandr