[参考译文] SN65DSI83：TR=4.6ns、TF=3.6nS、有没有可能的风险？

admin

Other Parts Discussed in Thread: SN65DSI83

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：SN65DSI83

工具与软件：

您好！

我的帐户中 SN65DSI83 REFCLK 的上升和下降时间分别为4.6nS 和3.5nS、比数据表中列出的时间更长、您是否愿意检查是否存在任何可能的风险？

SN65DSI83 REFCLK 在10%至90%范围内的上升和下降时间波形由示波器进行测试。

SN65DSI83数据表中列出了 SN65DSI83/ tf 最小值100ps 最大值1ns tr。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ken：

是的、对于 REFCLK 实现而言、此上升和下降时间太慢。

尝试减小电容器 C49的大小以加快边沿速度。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Veshesh

客户在其上一代产品中使用了此电路、其中上升和下降时间如上所示。现在、您需要帮助检查缓慢上升和下降可能导致哪些特定风险、然后客户将评估他们是否必须在即将推出的项目中更改设计。

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ken：

即使客户在使用超出规格的 REF 时钟时未发现器件有任何问题。这并不意味着将来不会有任何问题。请建议客户调整电路以满足我们器件的要求。相关的风险是时钟边沿可能太慢、PLL 无法正确检测到时钟边沿。这意味着 LVDS 时钟会因计时不当而导致 DSI 转 LVDS 桥接器发生故障。

接口（参考译文帖）(Read Only)