This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TSB41BA3F-EVM EP:无法连接到总线

Guru**** 1807890 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1432093/tsb41ba3f-ep-unable-to-connect-to-bus

器件型号:TSB41BA3F-TSB41BA3F- EP

工具与软件:

您好!

我正在设计一个使用 TSB41BA3F PHY 的新设计。 在测试过程中、我能够与内部 PHY 寄存器通信并对所有端口进行配置。

但是、当我将 PHY 连接到其它任何1394器件时(对于 S100、S200和 S400以及对于所有功率等级的所有端口而言、只有 Beta 和 alpha 型号的器件结果相同)、PHY 似乎会导致总线持续复位、并"终止"总线的其余部分。

当 bRESET 保持高电平时会发生这种情况、以便 PHY 不处于复位状态、但 LPS 和其他引脚保持低电平(以便只有 PHY 有效、而不是我的自定义链路)

对于为何即使没有连接链路、PHY 也无法完成总线初始化/序列、我想提供任何建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是将器件插入由摄像头和 PCI 总线控制器节点组成的工作总线时的总线初始化外观。

    在波形的最末端、总线线路成为上面发布的第一幅图像

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    在 LPS 保持低电平的时间超过 LPS_DISABLE 时间(请参阅 LPS 端子定义)的情况下、PHY-LLC 接口将进入低功耗禁用状态、在该状态下 PCLK 输出也将保持非活动状态。 我希望 EP 无论 PHY-LLC 接口的状态如何、TSB41BA3F-LLC 都将继续执行正常网络运行所需的中继器功能。 但不希望 PHY 持续驱动总线复位。 您有机会分享您的原理图吗? 您还说、除了 LPS 保持低电平之外、其他引脚也保持低电平、这些引脚是什么? 在1394拓扑上、您能不能与大家分享每个节点上的 PHY 和链路?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我们今天解决了我们的问题。 事实证明、我们交换了 Make Shift 电缆中的 TP+/-对。

    一旦我们确认从 PHY 到其他器件的 TPA/B 对的极性正确、该问题就会解决。