Other Parts Discussed in Thread: DS34LV87T, DS34LV86T
工具与软件：
您好、先生、
我们的系统使用三个 DS34LV87T 芯片将 UART 信号从单端转换为差分信号。 目前会遇到一个问题、即没有连接输入信号时、输出 P 表现出下图所示的波形。(仅上拉)
三个 IC 都遇到相同的问题。 我们已经尝试在输出端添加100欧姆的端接电阻、以防止其悬空、但这尚未解决该问题。
输出 N 未产生任何波形。
不过、奇怪的是、该状态仍然允许正常传输 UART 信号。
尊敬的 Ethan：
让我修改一下我的说法：UART 接收异常。
另外、此处是传输 UART 信号时的波形(紫色的 CH2是输入；黄色的 CH1是输出 P)。 当 UART 输入为低电平时、输出 P 也为低电平；当 UART 输入为高电平时、输出显示异常信号(虚线标记数据的一位)。
尊敬的 Ethan：
Ch1：输出+；Ch2：输入设置为 高电平
Ch1：输出+；Ch2：输入设置为 低电平
Ch1：输出-；Ch2：输入设置为 高电平
Ch1：输出-；Ch2：输入设置为低电平
FPGA 直接与 DS34LV87的输入相连。
所有 DS34LV87T 均连接至连接器。 (我只展示了一些 conn 侧。
在我们的设计中、不存在 ESD 相关电路。
文森特
尊敬的 Ethan：
我重新上传如下所示的图像、
数据表显示 ESD 保护值为 ESD≧7kV。 我不认为它是那么脆弱。 如果 ESD 损坏了三个 DS34LV87T、则我的三个 DS34LV86T 全部正常也是不合理的。
Ch1：输出+；Ch2：输入 设置为 高电平
Ch1：输出+；Ch2：输入设置为 低电平
Ch1：输出-；Ch2：输入设置为 高电平
Ch1：输出-；Ch2：输入设置为低电平
FPGA 直接与 DS34LV87的输入相连。
所有 DS34LV87T 均连接至连接器。 (我只展示了一些 conn 侧。
文森特
尊敬的 Ethan：
感谢您的答复。
我使用以下电路对 DS34LV87进行了返工、仅保留与 IC 的连接、因此不会出现反射问题。 输入端是否存在上拉电阻器并不影响奇怪信号的输出。
我尝试了将输入拉至高电平或低电平进行测试、结果如下：
在此100欧姆设置下、 当输入为高电平信号时、输出 P 仍然发送奇怪的波形。
当输入为 H 时、它将表现出一个奇怪的波形；当为 L 时、输出为一个正常的 L
无论输入是 H 还是 L、输出都是正常的(输入 L 会产生输出 H；输入 H 会产生输出 L)。
这就是我提到过的：只有输出 P 表现出异常波形、而输出 N 表现出异常波形。
因此、DS34LV87的输出连接至器件或保持悬空、当输入为高电平时、输出 P 将异常。
那么、您的建议是像这样修改 DS34LV87？
但是、对于端接电阻器、其中一个通道需要在信号正常之前尝试从120欧姆降低到33欧姆、而其他通道在100欧姆时可以正常工作。
该解决方案下次会再次改变吗？ 对所有通道使用33欧姆会更安全吗？
在我提供的早期图像中、DS34LV86未连接到电路板上的 DS34LV87。 相反、它连接到另一个直接从 FPGA 接收 RS422差分信号的电路板。
那么、是否不允许在 DS34LV86上使用1K Ω 电阻？ 迄今为止、它一直在运作、没有出现任何问题。
谢谢！
文森特
您好、Vincent：
我现在更清楚您对输出 P 的看法。 这张图有所帮助。
这是设计应该看起来的样子：
10欧姆防脉冲电阻是可选的、但它们有助于提供更多瞬态保护。 选择100欧姆是为了使阻抗与电缆匹配。 我们建议使用120欧姆阻抗匹配电缆。 添加额外的电阻器会中断这种阻抗匹配、因此我建议您去掉1K 电阻器。 如您所述、有时系统在具有额外电阻的情况下可以正常工作、假设它不会使阻抗匹配变得太混乱。
此致！
Ethan
