工具与软件:
您好!
我们拥有在多个 PCB 上设计此类信号的架构、而仿真表明我们有明显的过冲和下冲。 输入的最大/最小限制未超过、因此不会出现问题。 但我们希望能够更好地了解该 PHY 的工作原理。 那么、我的问题是如何读取该信号。 当您将其定义为逻辑"0"或"1"时。 每半个周期仅对信号采样一次或进行多次采样。 我有一些关于这方面的应用手册、很棒
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好!
我们拥有在多个 PCB 上设计此类信号的架构、而仿真表明我们有明显的过冲和下冲。 输入的最大/最小限制未超过、因此不会出现问题。 但我们希望能够更好地了解该 PHY 的工作原理。 那么、我的问题是如何读取该信号。 当您将其定义为逻辑"0"或"1"时。 每半个周期仅对信号采样一次或进行多次采样。 我有一些关于这方面的应用手册、很棒