This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI83:SN65DSI83 - LVDS 桥接器不会传输 DSI 通道的接收日期

Guru**** 1963925 points
Other Parts Discussed in Thread: SN65DSI83
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1448747/sn65dsi83-sn65dsi83---lvds-bridge-does-not-transmit-received-date-of-dsi-lanes

器件型号:SN65DSI83

工具与软件:

您好!

我正在解决一个 无法 解决的问题:LVDS 桥接器不传输数据。

我可以在 DSI 侧看到 DSI 数据和 CLK、上电是在收到数据表后完成的、时钟在 LVDS 侧传输、但我看不到任何数据在 LVDS 侧传输。

我使用的是天马显示屏(TM070JVHG33)、可在62 - 78 MHz 之间工作。  

用 I2C 设置的 SN65DSI83桥上的 testPattern 正常工作。 我们没有基准时钟、该桥接器可以与 DSI-Lane-CLK 一起工作。  时序参数以及时钟都是使用 TI 的"DSI 调谐器"工具进行设置的。

我的配置为:

```μ A

//计时-已使用 Display 参数进行检查

#define DEMO_HSW 1.   
#define DEMO_HFP 64  
#define DEMO_HBP 5.   
#define DEMO_VSW 1.   
#define DEMO_VFP 40.  
#define DEMO_VBP 2.   
//DSI 极性标志:
#define DEMO_LCDIF_POL_FLAGS                          \
 (kLCDIFV2_DataEnableActiveHigh | kLCDIFV2_VsyncActiveLow           \
  | kLCDIFV2_HsyncActiveLow | kLCDIFV2_DriveDataOnFallingClkEdge)
//DSI 配置
```μ A
 const dsi_dpi_config_t dpiConfig ={.pixelPayloadSize = demo_Panel_width
                   .dpiColorCoding  = kDSI_Dpi24Bit
                   PixelPacket    = kDSI_PixelPacket24位
                   .videoMode     = kDSI_DpiNonBurstWithSyncEvent、// 也尝试了突发模式
                   .bbllpMode     = kDSI_DpiBllpLowPower
                   .polarityFlags   = kDSI_DpiVsyncActiveLow
                            | kDSI_DpiHsyncActiveLow
                   .hfp       = DEMO_HFP
                   .HBP       = DEMO_HBP
                   .Hsw       = demo_hsw
                   .VFP       = DEMO_VFP
                   .VBP       = DEMO_VBP
                   .panelHeight   = demo_Panel_height
                   .virtualChannel = 0};
```μ A
//LVDS 桥接设置:
 SN65DSI83_WriteCSR (0x0Au0x05u);  //我们将66MHz 运行 LVDS
 SN65DSI83_WriteCSR (0x0BU0b00101000);// div= 6 -> LVDS CLK
 SN65DSI83_WriteCSR (0x10u0b00110000);// 2个通道->我们正在从2个 DSI 通道开始工作
 SN65DSI83_WriteCSR (0x12u79u);//我们在 没有参考时钟的情况下在396 MHz 上操作 DSI-CLK
 SN65DSI83_WriteCSR (0x18u、0x7Au); //格式1 (24bpp 至24bpp、VS_POL =负、HS_POL =负、数据启用=正)
```μ A

我已经测试了所有内容、以确保加电满足时序要求、 如下所示

蓝色:DSI 通道、红色:使能引脚、黄色:时钟通道 FS = 1GHz。

蓝色:DSI 通道、红色:使能引脚、黄色:时钟通道 FS = 1GHz。 (蓝色为500mV/div、因此其最大值为1.3V)

 

在这张图片中、我们可以看到、时钟已发送并且设置正确:

有人可以就此问题提供任何建议吗? 我在做什么错?

感谢您的帮助!

Isaac  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Isaac

    您能否分享 天马显示规格和 DSI83寄存器转储?  

    我正在查看该波形、其中的蓝色是 DSI 数据通道。 这些脉冲的幅度是多少? 如果振幅约为1.2V、则脉冲为低功耗(LP)信号。 但我没有看到以一致的频率发送 LP 信号。 我还没有在脉冲之间看到任何高速(HS)数据。

    请参阅此 E2E 常见问题解答链接、 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/852871/faq-sn65dsi84-no-display-output-with-sn65dsi83-sn65dsi84-sn65dsi85 

    您可以检查并确保 DSI 输入端的线时间(从 HSYNC 到 HSYNC 的时间)与 LVDS 输出端的线时间相匹配吗?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    David、您好!

    感谢您的帮助!

    脉冲为1.3V。 另外、您共享的链接恰好是我们配置初始模式后的链接、 此处的链接与此处所述的模式匹配。 我不知道我是不是做错了什么...

    以下是天马显示屏的链接:

    https://www.fortec-integrated.de/fileadmin/pdf/produkte/TFT-Displays/Tianma/TM070JVHG33-01_Datasheet.pdf

    为了我的理解,我配置了一切正确...

    此外:我在 LVDS 侧没有看到任何信号。 因此我无法检查线时间。

    此致、

    Isaac

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Isaac

    在查看波形时、我认为~1.3V 是 LP 信号、但我看不到 LP 信号之间有任何高速(HS)数据。 请参阅下面的 MIPI 波形示例。

    HS 数据需要+/-400mV。 但我没有从捕获的波形中看到该信号、这可能是您在 LVDS 输出上看到任何数据的原因。  

    您能否请检查 MIPI SoC 编程并了解如何发送 HS 数据?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我会尽快检查这件事。  

    只是为了我、您要测量哪个采样率? 因为我们只有1GHz 的采样频率可用于测量。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Isaac

    您希望使用数据速率奈奎斯特频率的3倍带宽的示波器。 例如、 如果您以1Gbps 的速率运行 DSI、则奈奎斯特频率将是500MHz、然后示波器 BW 需要为1.5GHz。

    还请在 LP 频率方面与 MIPI SoC 供应商合作、因为您的波形中没有看到一致的 LP 频率、这会导致视频闪烁的问题。

    谢谢

    David  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大卫、你好、我做了一些其他的测量。 数据转换中似乎有 HS 状态。 仅在初始化阶段、我的应用程序的数据缓冲区没有任何数据。

    此处是2个新测量值。 我无法有效地进行测量、因为我只有一个1GHz 的示波器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Isaac

    但您在初始化之后是否发送任何 HS 数据? 只要存在有效的 DSI 数据、DSI83就会继续发送 LVDS 数据。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    David、您好!

    我可以通过降低 lcdif 频率来解决这个问题...

    我现在的设置是:

    lcdif 频率= 33MHz

    然后计算出 mipiDsiDpiClk = 2 * 24 bpp * enlarngingFactor/ NumberLanes = 888 MHz //NumberLanes = 2、rainingFactor = 1125  

    这样我就得到了 444 MHz 通道上测量的 CLK

    LVDS 频率现在为74Mhz、我要在电桥上使用6分频器。

    我是否没有了解有关这方面的某些规范/定义? 因为我不太理解为什么它现在起作用。

    如果你能给我一些见解就更好了!

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Isaac

    输入端的线时间(到下一个水平同步的水平同步)必须与 LVDS 接口上的线时间相匹配。

    在 LVDS 输出中、线时间计算公式为  

    Htotal = 1350、LVDSCLK = 74MHz、线时间= 18.24

    在 MIPI DSI 输入端、线时间计算公式为

    DSI 数据通道= 2时、DSICLK = 444MHz。  

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、谢谢、但 LCDIF 频率必须满足一些要求?  

    使用内核时的设置如下所示:

    33MHz (LCDIFv2控制器)->(与444MHz 一起运行的 MIPI-DSI-INTERFACE)->SNBRIDGE->LVDS (74MHz)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Issac

    我不知道这个问题的答案、因为我不熟悉 LCDIFv2控制器及其时钟要求。 但重要的是要确保 DSI83 DSI 输入和 LVDS 输出之间的线时间匹配。 下面是示波器线时间测量示例。

    谢谢

    David

x 出现错误。请重试或与管理员联系。