This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Nick。
感谢您的答复。
由于 FAULT 引脚直接连接到带1.5V 接口的 FPGA、因此将其上拉至1.5V。
为避免使用额外的缓冲器、我们选择将 Fault 引脚上拉至 FPGA 的接口电压。
此致、
Diego
尊敬的 Diego:
感谢您提供更多信息。 如果 将 FAULT 引脚拉至1.5V、即使器件已断电、该器件也不会出现问题、因为晶体管栅极会阻止任何电流流向接地端。
此致!
Nick
您好、Nick。
感谢您的澄清。
我有一个跟进问题。
当 LMH0303断电(VCC = 0V)且 FAULT 引脚被上拉至1.5V 时、是否有电流从 FAULT 引脚流向 VCC?
例如、我担心引脚和 VCC 之间存在一个 ESD 保护二极管、该二极管可能会变为正向偏置并为系统的电源轨供电。
感谢您对此事的深入了解。
此致、
Diego
尊敬的 Diego:
我现在理解您的担忧。 由于 LMH0303的内部保护、我怀疑这会带来问题。 我可以在实验中进行检查、以确保没有。
此致!
Nick
您好、Nick。
感谢您的解释和提供给我们在实验中进行检查。
感谢您的支持、并期待听到您的调查结果。
此致、
Diego
尊敬的 Diego:
没问题。 感谢您提出本例。
我在实验室中使用我们的一个 EVM 对其进行了测试。 当器件断电(0V VCC)时、我向 FAULT 引脚施加了1.5V 电压、并看到它汲取了电流的0mA。 我在电阻器之前再次进行测试、并注意到0.01A 的电流消耗、上拉电阻器上大约15mV 的压降、此外、板载 LED 非常轻微地亮起。
由于 FAULT 引脚本身不会消耗任何电流、并且器件在持续承受1.5V 电压后工作良好、因此我认为从 FAULT 引脚汲取的低电流不会对器件造成损坏。 然而、我认为执行此操作可能会增加功率成本、并且该器件尚未在该操作中得到验证、因此长时间暴露可能会导致器件出现问题。
此外、FAULT 引脚上拉和 VCC 之间的1.5V 至3.3V 差值会产生1.8V 的电压差、可能会导致器件运行中出现意外行为。 当 FAULT 引脚为 L 并且 VCC 和外部电源之间存在连接时、由于电压差、将产生电流。 您是否验证了 FAULT 引脚为 L 时的场景?
此致、
Nick
您好、Nick。
非常感谢您在实验中测试此功能并提供详细反馈。
感谢您努力调查此案。
解决您的问题:
再次感谢您的全面分析和支持。
如果我们还需要考虑其他注意事项、请告知我。
此致、
Diego
Diego
由于美国 圣诞节和新年假期、您的问题将延迟回复。 对于等待和可能造成的任何不便、我们深表歉意。
谢谢!
David