[参考译文] DS320PR810：DS320PR810 RX_DET 引脚

您好 Avi、

我理解、感谢您澄清您的问题。

Unknown 说：

在我的系统中、PD0/1连接到 PRSNT#信号、而不是连接到 PERSTn 的反相版本。 我担心的是、  主板一直将 PRSNT#保持在低电平、因此"在200 µs 时将 PD0/1置为高电平、然后置为低电平"是不可能的。

我相信、在您的应用中、保持 PRSNT#(与 PD0/1连接)持续保持低电平只会在加电时禁用 DS320PR810的断电功能。 200us 高电平/后续置为低电平仅需将 PD 信号切 换到器件。

PRSNT#是否连接到等效的 PCIe 端点 PRSNT#引脚？ 还是简单地直接连接到 GND？

此致！
David

尊敬的 David：

 PRSNT#信号(实际上是 边缘连接器的引脚 A1上的 PRSNT1_n)在我的附加电路板上连接到 PRSNT2n_x8 (边缘连接器的引脚 B48)、向根复合体指示已插入8通道插件板。 我的附加电路板不会将其连接到 GND、因为根据 PCI 标准、只有系统板应将其连接到 GND、而附加电路板只需将其短接至相应的 PRSNT2n_x 引脚。

此外、 PRSNT2n_x8和  PRSNT#的此连接也连接到 PD0/1引脚。 我进行了测量、它的电压为0V。

我的系统的问题是、有时它可以工作、有时不工作。 当它正常工作时、我会得到完整的 PCIe 第4代吞吐量 达数小时、因此快速通道上不存在信号完整性问题。 问题总是在复位或断电/上电时发生-有时训练不成功、我怀疑 PD0/1或 RX_DET 未正确连接。 我怀疑 DS320PR810NJXT 的 PCI Express Rx 检测状态机出现故障。 我的设置是：

PD0=PD1=PRSNT#(我还尝试了恒定 GND)。

RX_DET = L4 (悬空)。

也许我没有 PD0/1的 PERSTn (反相)这一事实会导致状态机出现故障？ 即使不建议将其用于 PCIe (因为我没有正确的 PD0/1连接)、也还是完全禁用它(RX_DET = L0)是否会更好？

谢谢！

AVI

尊敬的 Avi：

感谢您为您的问题提供更多背景信息。 我现在了解您的 PRSNT#连接。

在您的系统中、是通过 x8 PCIe 链路使用2个 DS320PR810器件、还是在一个方向仅使用1个 DS320PR810？ 您能否提供一些有关您的配置的其他信息？ 您是否在成功建立链路与发生故障的过程中观察到 PRSNT#引脚上有任何不同的行为？

此致！
David

David、您好！

我的系统如下所示：

我有2个电路板：

电路板1已插入 PC 边缘连接器。 电路板#2连接到 Xilinx FPGA 评估平台。 电路板通过电缆(iPass)连接在一起。

我在每块板上安装了2个 DS320PR810器件、每个方向各一个、构成完整的8通道解决方案。

下面是数据流：

root complex PET -> DS320PR810 -> iPass 连接器-> iPass 电缆-> IPASS 连接器-> DS320PR810 -> Xilinx FPGA

根复合体 PER <- DS320PR810 <- iPass 连接器<- iPass 电缆<- IPASS 连接器<- DS320PR810 <- Xilinx FPGA

我知道 iPass 没有指定用于 Gen4、但我有与 Gen3相同的问题。 同样、当系统正确启动时、数据运行时没有任何错误、因此不是信号完整性问题。

至于成功建立链路与失败的情况下 PRSNT#引脚的问题。 这很难说。 我想 PRSNT#一直连接到主板上的 GND。 在我的插件卡上、我将其连接到 PRSNT_2n。 该信号还通过电缆传递到另一侧(FPGA 侧)的 DS320PR810。

上电顺序如下：

1. 两个电路板均在平台关闭时插入其平台(一个连接到 PC、另一个连接到 Xilinx)。
2. 我首先给 Xilinx 上电、它是 PCIe 端点。 等待 Xilinx 加载其代码并为枚举做好准备。
3. Xilinx 准备就绪后、我为 PC 加电。 枚举有时会成功、但有时会失败。

还有一点提示-我有2个完全无源的类似板适配器：没有任何转接驱动器。 它是 PC 边缘连接器与 iPass 连接器之间的简单导线连接、Xilinx 端也是如此。 在这种配置下以及在第3代(第4代速度对于此而言过快)上工作时、系统始终正常工作。 这是我怀疑 PD0/1或 RX_DET 的另一个原因。

感谢您的慷慨帮助、

AVI

尊敬的 Avi：

感谢您的详细答复。

首先、我要指出、出于几个原因、我们通常不建议使用级联转接驱动器、 此 E2E 常见问题解答中对此进行了概述。

• 每个 DS320PR810器件的 EQ 指数是什么？
• 在系统的第4代建立链路后、是否能够成功无误地运行链路稳定性测试？ 我注意到、您说链接可以一次保持几个小时、但我想了解在这些情况下链接是否被强调。

Unknown 说：

关于成功建立链路与失败情况下 PRSNT#引脚的问题。 这很难说。 我想 PRSNT#一直连接到主板上的 GND。 在我的插件卡上、我将其连接到 PRSNT_2n。 该信号还通过电缆传递到另一侧(FPGA 侧)的 DS320PR810。

基于这条注释、听起来所有 DS320PR810器件都接收到相同的 PRSNT2#信号。 是这样吗？

上电顺序如下：

1. 两个电路板均在平台关闭时插入其平台(一个连接到 PC、另一个连接到 Xilinx)。
2. 我首先给 Xilinx 上电、它是 PCIe 端点。 等待 Xilinx 加载其代码并为枚举做好准备。
3. Xilinx 准备就绪后、我为 PC 加电。 枚举有时会成功、但有时会失败。

您是否能够通过 SMBus 访问任何 DS320PR810寄存器？ 需要知道器件是否通过 寄存器正确地看到 RX 检测。 注意可以使用此产品 TI.com 网页上的"立即申请"按钮申请此器件的设计文档。

此致！
David

谢谢大卫。

由于我们的系统在 PC 和端点之间有一条50cm 电缆、因此我认为最好在两侧使用转接驱动器来完成到达每个 RX 引脚的信号在长电缆之后进行均衡。 我认为在 TX 路径上(两端)安装转接驱动器并不重要。 根据您的建议、我知道我需要将转接驱动器仅放置在根复合体的 RX 引脚附近以及端点的 RX 引脚附近、对吗？

Unknown 说：

每个 DS320PR810器件的 EQ 指数是什么？

我使用平坦增益(增益引脚在 L4状态下悬空)、并在 L0 (1K 至 GND)处使用 EQ0_0/1 EQ1_0/1。 我们仅在引脚模式下工作。 不访问 SMBus。

Unknown 说：

在系统第4代建立链路后、您是否能够成功无误地运行链路稳定性测试？ 我注意到、您说链路可以一次保持几个小时、但我很想了解在这些情况下链路是否存在压力。

是的、链路会因流量而变硬。 我们以占据约70%带宽的高速率从一侧到另一侧提供 A/D 数据。

Unknown 说：

似乎所有 DS320PR810器件都接收到相同的 PRSNT2#信号。 这是正确的吗？

有。 是的。  

我的系统似乎没有100%完成设计。 我看到的根本原因可能是转接驱动器 PD0/1缺少 PERST#。 在这种情况下、最好禁用 PCIe RX 检测状态机并将 DS320PR810 用作具有均衡功能的简单缓冲器。 你怎么看？

尊敬的 Avi：

请查看您的回复并尽快与您联系。

此致！
David

尊敬的 Avi：

Unknown 说：

似乎我的系统设计不是100%。 我看到的根本原因可能是转接驱动器 PD0/1缺少 PERST#。 在这种情况下、最好禁用 PCIe RX 检测状态机并将 DS320PR810 用作具有均衡功能的简单缓冲器。 您认为什么？

我认为、您建议的测试是一个很好的测试、可以查看链路不稳定是否直接由 RX 检测引起。 对于该实验、我建议将 RX_DET 引脚设置为 L0以禁用系统中全部4个转接驱动器的 RX 检测状态机。

此致！
David