[参考译文] ISOW6441：低频线路上的高频噪声和干扰

您好、John：

感谢您的联系。

上面共享的原理图和 PCB 链路被我们的内部安全团队阻止、因此无法进行审查。 您能在这里直接分享这些信息吗？  -如果您无法公开分享,那么让我们通过聊天私下联系（也向您发送了请求）。

此外、请明确分享上面提到的噪声的波形、以便我们更好地了解此处问题的性质。

我们需要这些输入、然后才能得出结论并提供进一步的分析和调试步骤。 请告诉我们。

此致
Varun

我没有拍摄波形的屏幕截图、但明天可以。

尊敬的 Dundukov：

看起来您尝试分享上面的图片没有正确上传。

此致
Varun

如果您无法公开分享、那么让我们通过聊天私下联系（也向您发送了请求）。

您能给我一个链接吗？ 我使用的分享图像的方式似乎都不适合你（即使我的页面上的一切看起来都很好）。

尊敬的 Dundukov：

这就是我的目的：

只需尝试粘贴或拖放在此文本框中 — 它应该在回复中附加文件。

我们无法在 DM 聊天中提供任何连接链接。 您需要接受我的朋友的请求、然后我们可以彼此 DM。

此致
Varun

我希望这一次能正常工作。

尊敬的 Dundukov：

是的、我现在可以看到并已经过审核。

原理图和 PCB 布局都看起来不错 — 没有发现问题。

但是，由于元件标识符不可见，我想确认一点 — C5、C6 和 C7 在 VISO-GND2 上的放置顺序是怎样的？ 之所以提出这个问题、是因为我看到原理图中的顺序与理想情况下的顺序相反。 您能否确认？

另外、请分享波形、以便我们可以了解您观察到的噪声性质及其振幅。

此致
Varun

将 C5、C6 和 C7 置于 VISO-GND2 上的顺序是什么？

按以下顺序：首先 100nF、然后是 1 µF、最后是 10 µF、从芯片输出向外计数。

我注意到 Amanero 电路板（信号源侧）的规格将电源电流限制为 50mA。

这是否足以满足 ISOW6441 的运行要求？

ISOW6441 数据表中的电源电流规格看起来更高；我想知道芯片是否出现电流耗尽。

这一假设需要得到验证。

输出信号波形（针对 LRCLK 线路）如下所示：

同时、BCLK 线路频率为 3.072MHz。 我认为这是观察到的调制频率、要考虑示波器的分辨率。

我还测试了电源电流的假设、但未得到证实：使用实验室电源而不是 Amanero 电路板时、输出信号波形完全相同。 这也使得可以测量电路板消耗的电流（确切地说是 40mA）、该电流处于原始信号/电源的允许限值范围内。

所以,我发现了罪魁祸首。 它是输入和输出接地电路中的铁氧体磁珠。

在当前版本的电路板中、我使用了 Murata BLM18HE152SZ1D 铁氧体磁珠 (1.5kΩ@ 100MHz、0.5Ω、500mA)、这与 ISOW6441DWEFT EVM 板上的铁氧体磁珠相同。 但是、这会对两侧的电源接地电位进行调制。 我用跳线替换了它们、所有问题都消失了。 这个问题特定于接地路径中的铁氧体磁珠 (FB2、FB4)；我将磁珠保留在 VCC 和 VISO 路径 (FB1、FB3) 中。

在 ISOW6441DWEDGE EVM 中使用它们的原因是什么？

我想我需要重新设计电路板到完全忽略它们的版本。

尊敬的 Dundukov：

感谢您了解上述详细信息并确认了电容器的放置。 请在下面找到我对您问题的回答：

[报价 userid=“707108“ url=“~/support/isolation-group/isolation/f/isolation-forum/1661187/isow6441-high-frequency-noise-and-interference-on-low-frequency-lines/6411589

请注意、Amanero 电路板（信号源侧）的规格将电源电流限制为 50mA。

这是否足以满足 ISOW6441 的运行要求？

ISOW6441 数据表中的电源电流规格看起来更高；我想知道芯片是否出现电流耗尽。

这一假设需要得到验证。

[/报价]

在您的用例中、IDD 可能较低、因为您没有从 VSIO 引脚提取所有 60mA 负载电流 (IISO)。 因此、50mA 目前对于您的应用来说已经足够了。

此外，您确认了实验室电源的行为没有变化 — 我能否知道在连接到 PCB 期间设置的电流合规性限制是多少？

---

在 ISOW6441DWEDGE EVM 中使用它们的原因是什么？

铁氧体磁珠主要用于阻断来自内部 DC/DC 的开关噪声、使其在更宽的 PCB 上传播、从而提高辐射发射性能。 您可以在此处参阅应用手册-  

1. 使用 ISOW6441 轻松通过 CISPR 32 B 类辐射发射标准
2. TI 采用集成电源的新款信号隔离器可实现超低的辐射发射

---

目前我没有解释为什么移除铁氧体磁珠会有所帮助、但让我在内部进行检查。

您能告诉我 PCB 上的探测点在哪里、以及如何准确地在次级侧探测 GPIO 吗？

1. 我提出这一问题的原因是、如果使用带长引线接地线的无源探头、则可能会产生辐射噪声拾取、这会影响信号质量。
2. 这是一篇技术文章，重点介绍了探测方法和观察到的改进 —  https://www.ti.com/document-viewer/lit/html/SSZTB25

除了从 GND1 和 GND2 上移除 FB 外，还可以执行另一个实验来帮助解决此问题 — 这也是 ISOW6441Destive EVM 上的一个选项。 GPIO 上的以下 DNP 电容器可用作 RC 低通滤波器、并滤除高频噪声。

此致
Varun

我将探头直接连接到 U.FL 连接器：接地夹到外壳、中心触点到 U.FL 中心引脚的焊点。

我认为、问题是接地返回路径中断。 在 Amanero 接头、数字隔离器和 DAC 连接器之间运行的 I2S 信号 (SDATA、LRCLK、BCLK) 是具有快速上升和下降时间的高频数字信号。 高速信号需要在信号布线正下方或附近有连续的低阻抗返回路径、以更大限度地减小环路面积。  铁氧体磁珠 旨在 向高频交流信号引入高阻抗（高达 1.5kOhm @ 100MHz）。  由于接地基准被这些铁氧体磁珠分离、因此在初级侧、来自 J4 (AGND1) 的信号的返回电流必须通过 FB2 到达 U1 的接地端 (GND1)。 在隔离侧、进入 DAC 连接器 (AGND2) 的信号返回电流必须通过 FB4 到达 U1 的隔离地 (GND2)。  强制高频返回电流通过铁氧体磁珠的高阻抗会在磁珠上产生压降。 这会导致接地反弹、从而使数字波形失真、增加抖动（对于音频 DAC 来说非常不利）、并可能导致数据传输错误。

此外，您确认实验室电源的行为没有变化 — 请问我能知道在连接到 PCB 期间设置的当前合规性限制是多少？

在实验室电源上设置了 500mA 的电流限制。 电路板的实际电流消耗为 40mA。