尊敬的技术支持团队：
我的配置如下。 当我连接或断开电缆时、 连接器发出的抖动信号会到达 FPGA。
输入连接器→SN75LV4737ADB→ISO7242ADW→FPGA
FPGA 具有 抖动 降低功能。 但是、有时 FPGA 会通过抖动 降低功能误识别、因为抖动信号无法 从 V2 (5V)到 V1 (3V)通过 ISO7242。
■Q1
是否可以 通过 ISO7742传递抖动信号？
您能看到随附的有关 ISO7242抖动的波形 吗？
e2e.ti.com/.../ISO7242_5F00_chattering.pdf
■Q2
ADI 的隔离器(如 ADuMxxx)具有刷新功能。 通过 ISO7242传递抖动信号时似乎没有变化。
ISO7742是否具有 刷新功能？
此致、
TTD
此致、
TTD
您好 TTD、
感谢您分享其他输入和竞争器件器件型号。 请在下面查看我对您的问题的意见、谢谢。
1.是的、请参阅以下链接中标题为"数字隔离器设计指南"的文档、其中简要介绍了基于边沿的架构和 OOK 架构。
2.正如我之前解释的那样、如果输入脉冲短于1µs μ s、那么 ISO7242A 可能会响应第一个转换、但可能无法响应第二个转换、因为第二个转换太短、第一次转换和第二次转换之间的时间小于1µs μ s。
例如、请参阅 NG4波形。 在波形开始时、输入和输出匹配(均为高电平)。 大约130ms 后、输入从高电平变为低电平、然后快速恢复为高电平。 我无法确定这两次转换之间的持续时间、可能小于1µs μ s。 输出对第一个高电平到低电平的转换做出响应、但无法对低电平到高电平的转换做出响应、因为这太快了、可能在1µs μ s 内。 因此、当输入为高电平时、输出保持低电平。 µs 情况下、直流刷新应该已经在几个10秒的时间内纠正了输出、但我看到没有发生这种情况。 我必须更深入地了解客户应用、以了解正在发生的情况以及直流刷新为何不起作用。
NG2和 NG3也是如此。
3、直流刷新率是固定的、不依赖于输入信号频率、只是对于短于1µs μ s 的输入脉冲、直流刷新不会产生影响。 是的、ISO7242M 应解决此问题、因为它具有更高的输入带宽。
如前所述、我建议使用 ISO7742、因为这是我们最新的数字隔离器系列、总体性能非常好、包括高电压性能。
正如您可能已经在数字隔离器设计指南中看到的、OOK 使用高频载波来表示输入数据。 如果一个载波被发送、则意味着一个输入状态、如果未发送载波、则意味着另一个状态。 这意味着输出始终根据是否存在输入载波来知道输入、因此不需要单独的直流刷新。
4、这在前一点上进行了解释。 是的、即使噪声尝试更改输出、输出也将始终保持强制、以匹配输入。 这几乎与输入直接连接到输出一样。
5、是的、ADUM242E 是一款与 ISO7742相似的 OOK 器件。 我已在以上各点解释了有关 OOK 的更多内容。
6. OOK 架构及其不需要直流刷新的原因已在上述各点中进行了说明。
请告诉我是否有任何不明确的情况，谢谢。
此致、
Koteshwar Rao
您好、Koteshwar Rao、
感谢你的答复。
有"产品通知"和"图11"。 ISO724xA 1μs "关于<5 μ s 脉冲"、请参阅 ISO7242A 的数据表第13页。
是否可以通过 基于边沿的架构的方框图来解释这种情况的行为？
这个波形看起来与我的抖动问题非常相似。
此致、
TTD
您好、Koteshwar Rao、
>1. 当施加持续时间小于1µs μ s 的负脉冲时，输入滤波器将保持直流刷新，直到从第一个负边沿开始，下一个上升边沿>超出1µs μ s 窗口。 因此、在此期间直流刷新不会开始工作。
→输入和输出似乎在边沿定时(上升沿、下降沿)匹配。
在运行过程中、ISO7242A 似乎正在等待边缘(ISO7242A 不知道边缘何时到达)。
>2. 您已经正确地提到了直流刷新作为定期匹配输入和输出信号的函数的用途、
>如果设备在建议的操作条件下运行。
→无论信号的变化如何、输入和输出似乎定期匹配、即使上升沿和下降沿不出现也是如此。
问题3)
对于直流刷新、它是否通过类似于1的"信号变化"来执行？
还是定期执行、"无论信号变化如何"、如2？
当直流刷新像2一样周期性执行时、我认为即使输入信号小于1us、理想情况下、它将在周期性执行输入和输出匹配时(无需等待边沿)返回到原始正常状态。
问题4.)
>输入滤波器可保持直流刷新
→这是否意味着红色圆圈、如下图？
这种情况(可保持直流刷新)是否意味着保持"交流通道"？
此致、
TTD
