This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ISO6741:远距离 SPI 通信

Guru**** 1788580 points
Other Parts Discussed in Thread: ISO6741
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/1401867/iso6741-long-distance-spi-communication

器件型号:ISO6741

工具与软件:

您好!

我一直在考虑由3个主要部分组成的模块化设计(见下图):

  • 主板 :由主 MCU 组成,铜轨连接其中一个 SPI 控制器,通过 M=10边缘连接器与 M=10子板通信,并连接板对板连接器,以连接未来的扩展板。
  • 扩展板 :由主板的板对板连接器构成,铜轨连接到 SPI 总线,边缘连接器连接到不同的子板。
  • 子板上实现 :具有特定功能的小型板。 此子板上的集成电路通过隔离的 SPI 总线与主 uC 通信(每个子板将包含一个 ISO6741)。

想法是使用具有10 MHz 时钟信号的 SPI 接口将主 MCU 与所有子板通信、但我担心几点:

  1. 主 MCU (UC)与主板上的最后一个子板之间的距离(E_A_M)。 该距离大约为30cm。在10MHz 时钟信号下的 SPI 通信中、是否考虑到该距离?
  2. 该 SPI 通信的端接电路。 根据论坛上的读物、我认为我需要在 SPI 通信中添加一个端接电路(在主板的最后一个子板后面)。 问题是我想在终端电路之后再添加一个扩展板。 我应该在扩展板上添加一个 SPI 中继器(在端接电路之后)、还是需要在该板上添加另一个端接电路?
  3. 扩展板的尺寸与主板大致相同、因此这里的第一个问题也适用、仅主 MCU 与扩展板最后一个子板(E_B_N)之间的距离约为60cm。
  4. 我已阅读完 tidued8文档、我不确定是否需要使用 SPI+LVDS 方法而不是单端 SPI 总线。

非常感谢您的帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.总电容是多少? 所有这些布线和连接器相加。 但我认为10 MHz 是可能的。

    2。通常、SPI 会进入高阻抗输入、可使用源端接。 可以添加缓冲器、但这些会增加传播延迟。

    3.总电容是多少?

    4.虽然差动传输可以允许更长的距离,但主要用于降低噪声敏感度。 您期望什么环境? (为何子板是隔离的?)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    1. 目前、我对总电容不是很清楚、我将在 PCB 设计过程中进行了解。 ISO6741的输入电容大约为2.8pF、因此粗略估算2.8 * 10 = 28pF + 印刷电路板轨道所增加的电容... 以100 pF 为例(我不确定)。
    2. 您能否向我提供有关来源端终止的使用和设计的信息? 是的、我知道在扩展板上添加缓冲器会增加传播延迟、但我不确定如何实现该目的、因为主板将具有用于未来扩展的板对板连接器(图中为扩展板)。
    3. 1的双精度值(~200 pF)。
    4. 我期望的环境是工业环境。 子板将被隔离、因为它将测试可能出现故障且由24/48V 电压轨供电的器件。 将该板与主板隔离的主要原因是、如果子板的"高压"侧发生不良事件、则最大程度地减小损坏。

    非常感谢您的答复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    拉斐尔、您好!  

    感谢您对问题的详细描述。 如应用手册中所述、SPI 通信专为短板载通信而设计。 根据您的描述、选择 LVDS 设置将是一种很好的方法。 LVDS 旨在用于短距离非板载通信、差动信号使设计具有更高的抗噪性并以更快的数据速率进行通信。  

    1. 30cm 距离是可能的、因为这个距离看起来足够短。 请确保也考虑到传输延迟。  
    2. 在我的理解下、这将取决于所使用的终端类型。 逻辑输出通常无法驱动大量电流、因此无法使用典型的接地电阻(通常为50或100欧姆)。 在该配置中、最好始终在两个最远的节点上进行端接。
      1. 因此、我假设在这种情况下的端接可以是一个能够衰减噪声的小串联电阻器。 可以将这些寄存器放置在每个节点的输入端。 请注意、ISO6741确实用作转接驱动器、因为它的运行会在隔离后重新生成信号。
    3. 60cm。 传输延迟产生的影响更大。 请确保这适用于您的应用。 您所参考的参考设计讨论了如何考虑趋势和电缆长度。  
    4. 数据部分"3硬件、软件、测试要求和测试结果" 建议60cm 的电容可实现10MHz SPI 通信。 但请注意、LVDS 将更不受噪声和接地电位波动的影响。  

    此致!
    Andrew  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andrew、您好!

    1. 我不明白你的答案。 如果您说30cm 是可能的、为什么您说我必须考虑传输延迟? 您能否向我提供一些信息或参考资料?
    2. 当您说最佳选择是在两个最远的节点上放置一个小串联电阻器时、这意味着什么? 根据您的回答、我知道我必须在 MOSI 和 SCLK 信号上为 E_A__(M-1)和 E_A_M 添加一个串联电阻器、这是您的意思吗? 您是否有关于如何计算此电阻的任何信息?
    3. 我将仔细阅读 tidued8文档、但除了建议在 MISO 和 SCLK2 (返回 SCLK)之间保持相同的布线长度以消除布线延迟(第8页)之外、我不记得任何关于布线长度的建议。 您告诉我要记住的是这一点吗?
    4. 是的、更高的抗噪性是我考虑使用 SPI+LVDS 方法的原因之一。 但是、我想确认单端 SPI 是否也可行、并与我的团队一起决定最佳方法。

    另一方面、您能否提供 LVDS 设计的主要文档? 我找到了 slla014a、slla038b、tidued8和 slla108a (适用于 M-LVDS)、但我不确定是否还有更多。

    非常感谢您的帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    粗略估算是每厘米迹线1pf。 不要忘记子板上的布线、连接器通常具有更高的电容。

    源端接是驱动器上的串联电阻器。 驱动器的输出阻抗和电阻器之和应与布线的特性阻抗(通常为50 Ω)匹配。 (据我所见、ISO6741输出非常弱、阻抗约为50 Ω、因此您无需任何操作。)

    接收器处的串联电阻对信号质量没有影响。

    时钟信号边沿与 MISO 信号边沿(主器件接收到信号)之间的延迟是传输延迟的两倍。 (正常迹线的粗略估算值为50ps/cm。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    拉斐尔、您好!  

    很抱歉混淆。  

    我的意思是、SPI 信号应该能够成功地在30cm 和60cm 布线上传输。 物理层上可能不会出现问题。

    从协议的角度来看、务必要考虑传输延迟、因为数据线路将受到两次传播延迟(发送和接收)的影响、而 SCLK 线路仅受影响一次。  

    简而言之、SPI 是可能的解决方案、但 SPI+LVDS 由于差分信令将更稳健。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Andrew 和 Clemens、

    是的、我理解您对 MISO 和 SCLK 传输延迟的意思、在 tidued8文档中对此进行了说明、并通过使用两个单独的 SPI 控制器(一个作为主器件、一个作为从器件)和来自 SCLK 的反馈作为 SCLK2来解决。

    在结束该主题之前的最后一个问题、您能否提供有关传输线路端接的任何技术参考?

    非常感谢您的回答、我将与我的团队讨论我们将采用的解决方案(SPI 或 SPI+LVDS)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅 LVC 设计人员指南的第1-27页;源端接技术为4。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢。 我将关闭该问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    建议测试 EFT 和 ESD、较长的 SPI 和 LVDS 可能会出现问题