This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/isolation-group/isolation/f/isolation-forum/1401867/iso6741-long-distance-spi-communication
工具与软件：
您好！
我一直在考虑由3个主要部分组成的模块化设计(见下图)：
想法是使用具有10 MHz 时钟信号的 SPI 接口将主 MCU 与所有子板通信、但我担心几点：
非常感谢您的帮助。
1.总电容是多少？ 所有这些布线和连接器相加。 但我认为10 MHz 是可能的。
2。通常、SPI 会进入高阻抗输入、可使用源端接。 可以添加缓冲器、但这些会增加传播延迟。
3.总电容是多少？
4.虽然差动传输可以允许更长的距离,但主要用于降低噪声敏感度。 您期望什么环境？ (为何子板是隔离的？)
非常感谢您的答复。
拉斐尔、您好！
感谢您对问题的详细描述。 如应用手册中所述、SPI 通信专为短板载通信而设计。 根据您的描述、选择 LVDS 设置将是一种很好的方法。 LVDS 旨在用于短距离非板载通信、差动信号使设计具有更高的抗噪性并以更快的数据速率进行通信。
此致！ Andrew
Andrew、您好！
另一方面、您能否提供 LVDS 设计的主要文档？ 我找到了 slla014a、slla038b、tidued8和 slla108a (适用于 M-LVDS)、但我不确定是否还有更多。
粗略估算是每厘米迹线1pf。 不要忘记子板上的布线、连接器通常具有更高的电容。
源端接是驱动器上的串联电阻器。 驱动器的输出阻抗和电阻器之和应与布线的特性阻抗(通常为50 Ω)匹配。 (据我所见、ISO6741输出非常弱、阻抗约为50 Ω、因此您无需任何操作。)
接收器处的串联电阻对信号质量没有影响。
时钟信号边沿与 MISO 信号边沿(主器件接收到信号)之间的延迟是传输延迟的两倍。 (正常迹线的粗略估算值为50ps/cm。)
很抱歉混淆。
我的意思是、SPI 信号应该能够成功地在30cm 和60cm 布线上传输。 物理层上可能不会出现问题。
从协议的角度来看、务必要考虑传输延迟、因为数据线路将受到两次传播延迟(发送和接收)的影响、而 SCLK 线路仅受影响一次。
简而言之、SPI 是可能的解决方案、但 SPI+LVDS 由于差分信令将更稳健。
Andrew 和 Clemens、
是的、我理解您对 MISO 和 SCLK 传输延迟的意思、在 tidued8文档中对此进行了说明、并通过使用两个单独的 SPI 控制器(一个作为主器件、一个作为从器件)和来自 SCLK 的反馈作为 SCLK2来解决。
在结束该主题之前的最后一个问题、您能否提供有关传输线路端接的任何技术参考？
非常感谢您的回答、我将与我的团队讨论我们将采用的解决方案(SPI 或 SPI+LVDS)。
请参阅 LVC 设计人员指南的第1-27页；源端接技术为4。
非常感谢。 我将关闭该问题。
建议测试 EFT 和 ESD、较长的 SPI 和 LVDS 可能会出现问题
