请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN54SC2T74-SEP 工具/软件：
尊敬的 TI 团队：
我们对 SN54SC2T74MPWTSEP 有一些问题。
您能帮我回答以下问题吗？ -
1.是否有可用的 IBIS 模型和 LT Spice 模型？ 如果是、您能与我分享吗？
2. 电流实现涉及"D"和"CLK"引脚接地,我们控制 CLRn 和 PREN 作为输入。 在这种情况下、我们期望在"Q"输出端有一些串联电阻器吗？
最坏情况 1 -我们注意到、如果在"Q"输出端没有串联电阻器、该器件似乎会损坏(甚至在视觉上损坏)、并且"Q"输出不再锁存。 在此测试期间、我们将向"prEN"输入引脚注入1kHz (50%占空比)信号。 我们注入的频率似乎完全在数据表中列出的 Fmax 范围内。
最坏情况 2 -我们在"Q"输出端使用50 Ω 串联端接电阻再次运行测试、并注意到每次 Q 锁存开启和关闭时有~Ω 12mA 的电流脉冲小于100us。 器件能够承受此测试、并且使用该50 Ω 端接电阻器不再损坏。
我们认为、如果没有端接电阻器、电流尖峰必须大得多、并且超过 Q 输出的额定输出电流、并且器件会损坏。
这个脉冲尖峰是典型值还是预期值？ 这是否与 Q 输出节点的电容有关？ 可能会导致更长的布线长度？ 如果你能分享你的想法,那将是伟大的。
数据表指出、持续输出电流的"绝对最大额定值"为25mA。 对于短时电流脉冲、情况是否相同？
如果 VCC 为5V、您是否建议添加一个串联端接电阻器来限制输出电流< 15mA、如数据表中所述？ 否则、您会建议使用什么电阻值？
谢谢你
